R
xc5200 序列 地方 可编程序的 门 arrays
7-106 十一月 5, 1998 (版本 5.2)
表示 模式
表示 模式 是 类似的 至 从动装置 串行 模式, 除了 这
数据 是 提交 在 并行的 format, 和 是 clocked 在 这
目标 设备 一个 字节 在 一个 时间 相当 比 一个 位 在 一个 时间. 这
数据 是 承载 在 并行的 在 第八 不同的 columns: 它 是
不 内部 serialized. 第八 位 的 配置 数据 是
承载 和 每 cclk 循环, 因此 这个 配置
模式 runs 在 第八 时间 这 数据 比率 的 这 其它 六
模式. 在 这个 模式 这 xc5200 家族 是 有能力 的 sup-
porting 一个 cclk 频率 的 10 mhz, 这个 是 相等的 至
一个 80 mhz 串行 比率, 因为 第八 位 的 配置
数据 是 正在 承载 每 cclk 循环. 一个 xc5210 在 这
表示 模式, 为 instance, 能 是 配置 在 关于 2
ms. 这 表示 模式 做 不 支持 crc 错误 审查-
ing, 但是 做 支持 常量-地方 错误 checking. 一个
长度 计数 是 不 使用 在 表示 模式.
在 这 表示 配置 模式, 一个 外部 信号
驱动 这 cclk 输入(s). 这 第一 字节 的 并行的 configu-
限定 数据 必须 是 有 在 这 d 输入 的 这 fpga
设备 一个 短的 设置-向上 时间 在之前 这 第二 rising cclk
边缘. subsequent 数据 字节 是 clocked 在 在 各自 con-
secutive rising cclk 边缘. 看图示 38 在 页 123.
bitstream 一代 目前 发生 一个 bitstream suffi-
cient 至 程序 在 所有 配置 模式 除了 表示.
extra cclk 循环 是 需要 至 完全 这 configu-
限定, 自从 在 这个 模式 数据 是 读 在 一个 比率 的 第八 位
每 cclk 循环 instead 的 一个 位 每 循环. 正常情况下 这
全部 开始-向上 sequence 需要 一个 号码 的 位 那 是
equal 至 这 号码 的 cclk 循环 需要. 一个 额外的
five cclks (相等的 至 40 extra 位) 将 保证 com-
pletion 的 配置, regardless 的 这 开始-向上 选项
选择.
多样的 从动装置 设备 和 完全同样的 配置 能 是
连线的 和 并行的 d0-d7 输入. 在 这个 方法, 多样的
设备 能 是 配置 同时发生地.
pseudo daisy chain
多样的 设备 和 不同的 配置 能 是 con-
nected 一起 在 一个 pseudo daisy chain, 提供 那 所有 的
这 设备 是 在 表示 模式. 一个 单独的 联合的 位-
stream 是 使用 至 配置 这 chain 的 表示 模式
设备, 但是 这 输入 数据 总线 必须 驱动 d0-d7 的 各自
设备. 系 高 这 cs1 管脚 的 这 第一 设备 至 是 config-
ured, 或者 leave 它 floating 在 这 xc5200 自从 它 有 一个 inter-
nal 拉-向上. 连接 这 dout 管脚 的 各自 fpga 至 这
cs1 管脚 的 这 next 设备 在 这 chain. 这 d0-d7 输入
是 连线的 至 各自 设备 在 并行的. 这 完毕 管脚 是
连线的 一起, 和 一个 或者 更多 内部的 完毕 拉-ups
使活动. alternatively, 一个 4.7 k
Ω
外部 电阻 能 是
使用, 如果 desired. (看图示 37 在 页 122.) cclk 管脚
是 系 一起.
这 必要条件 那 所有 完毕 管脚 在 一个 daisy chain 是
连线的 一起 应用 仅有的 至 表示 模式, 和 仅有的 如果 所有
设备 在 这 chain 是 至 变为 起作用的 同时发生地.
所有 设备 在 表示 模式 是 同步 至 这 完毕
管脚. 用户 i/o 为 各自 设备 变为 起作用的 之后 这
完毕 管脚 为 那 设备 变得 高. (这 精确的 定时 是
决定 用 选项 至 这 bitstream 一代 软-
ware.) 自从 这 完毕 管脚 是 打开-流 和 做 不
驱动 一个 高 值, tying 这 完毕 管脚 的 所有 设备
一起 阻止 所有 设备 在 这 chain 从 going 高
直到 这 last 设备 在 这 chain 有 完成 它的 configu-
限定 循环.
这 状态 管脚 dout 是 牵引的 低 二 内部的-振荡器
循环 (nominally 1 mhz) 之后 init
是 公认的 作 高,
和 仍然是 低 直到 这 设备的 配置 记忆 是
全部. 然后 dout 是 牵引的 高 至 信号 这 next 设备 在
这 chain 至 接受 这 配置 数据 在 这 d7-d0
总线. 所有 设备 receive 和 认识 这 六 字节 的 前-
amble 和 长度 计数, irrespective 的 这 水平的 在 cs1;
但是 subsequent 框架 数据 是 accepted 仅有的 当 cs1 是
高 和 这 设备的 配置 记忆 是 不 already
全部.
设置 cclk 频率
为 主控 模式, cclk 能 是 发生 在 一个 的 三
发生率. 在 这 default 慢 模式, 这 频率 是
nominally 1 mhz. 在 快 cclk 模式, 这 频率 是
nominally 12 mhz. 在 中等 cclk 模式, 这 频率
是 nominally 6 mhz. 这 频率 范围 是 -50% 至 +50%.
这 频率 是 选择 用 一个 选项 当 运动 这
bitstream 一代 软件. 如果 一个 xc5200-序列 主控
是 驱动 一个 xc3000- 或者 xc2000-家族 从动装置, 慢 cclk
模式 必须 是 使用. 慢 模式 是 这 default.
输出
连接
至 cclk
oe/t
0
1
1
0
0
.
.
0
0
1
1
1
.
.
重置
X5223
等
起作用的 低 输出
起作用的 高 输出
图示 22: cclk 一代 为 xc3000 主控
驱动 一个 xc5200-序列 从动装置
表格 11: xc5200 bitstream format
数据 类型 值 Occurrences
fill 字节 11111111 once 每 位-
stream
Preamble 11110010
长度 计数器 计数(23:0)
fill 字节 11111111
: 点此下载
