R
十一月 5, 1998 (版本 5.2) 7-107
xc5200 序列 地方 可编程序的 门 arrays
7
数据 stream format
这 数据 stream (“bitstream”) format 是 完全同样的 为 所有 con-
figuration 模式, 和 这 例外 的 表示 模式. 在
表示 模式, 这 设备 变为 起作用的 当 完毕
变得 高, 因此 非 长度 计数 是 必需的. 增加-
ally, crc 错误 checking 是 不 supported 在 表示 模式.
这 数据 stream formats 是 显示 在Ta b l e 11 . 表示
模式 数据 是 显示 和 d0 在 这 left 和 d7 在 这 正确的.
为 所有 其它 模式, 位-串行 数据 是 读 从 left 至 正确的,
和 字节-并行的 数据 是 effectively 聚集 从 这个
串行 bitstream, 和 这 第一 位 在 各自 字节 assigned 至
d0.
这 配置 数据 stream begins 和 一个 string 的 第八
ones, 一个 preamble 代号, followed 用 一个 24-位 长度 计数
和 一个 separator 地方 的 ones (或者 24 fill 位, 在 表示
模式). 这个 标头 是 followed 用 这 真实的 配置
数据 在 frames. 这 长度 和 号码 的 frames 取决于
在 这 设备 类型 (看Tab le 12). 各自 框架 begins 和
一个 开始 地方 和 ends 和 一个 错误 审查. 在 所有 模式
除了 表示 模式, 一个 postamble 代号 是 必需的 至 sig-
nal 这 终止 的 数据 为 一个 单独的 设备. 在 所有 具体情况, addi-
tional 开始-向上 字节 的 数据 是 必需的 至 提供 四
clocks 为 这 startup sequence 在 这 终止 的 配置.
长 daisy chains 需要 额外的 startup 字节 至 变换
这 last 数据 通过 这 chain. 所有 startup 字节 是
don’t-cares; 这些 字节 是 不 包含 在 bitstreams cre-
ated 用 这 xilinx 软件.
在 表示 模式, 仅有的 非-crc 错误 checking 是 sup-
ported. 在 所有 其它 模式, 一个 选择 的 crc 或者 非-crc
错误 checking 是 允许 用 这 bitstream 一代 软-
ware. 这 非-crc 错误 checking tests 为 一个 designated
终止-的-框架 地方 为 各自 框架. 为 crc 错误 checking,
这 软件 calculates 一个 运动 crc 和 inserts 一个 唯一的
四-位 partial 审查 在 这 终止 的 各自 框架. 这 11-位
crc 审查 的 这 last 框架 的 一个 fpga 包含 这 last
七 数据 位.
发现 的 一个 错误 结果 在 这 suspension 的 数据 加载-
ing 和 这 拉 向下 的 这 init
管脚. 在 主控 模式,
cclk 和 地址 信号 continue 至 运作 externally.
这 用户 必须 发现 init
和 initialize 一个 新 配置
用 pulsing 这 程序
管脚 低 或者 cycling vcc.
cyclic 多余 审查 (crc) 为
配置 和 readback
这 cyclic 多余 审查 是 一个 方法 的 错误 detec-
tion 在 数据 传递 产品. 一般地, 这 trans-
mitting 系统 执行 一个 计算 在 这 串行
bitstream. 这 结果 的 这个 计算 是 tagged 面向 这
数据 stream 作 额外的 审查 位. 这 接到 系统
执行 一个 完全同样的 计算 在 这 bitstream 和 com-
pares 这 结果 和 这 received checksum.
各自 数据 框架 的 这 配置 bitstream 有 四
错误 位 在 这 终止, 作 显示 在Table 11. 如果 一个 框架 数据
错误 是 发现 在 这 加载 的 这 fpga, 这 con-
figuration 处理 和 一个 可能地 corrupted bitstream 是
terminated. 这 fpga pulls 这 init
管脚 低 和 变得 在
一个 wait 状态.
在 readback, 11 位 的 这 16-位 checksum 是 增加
至 这 终止 的 这 readback 数据 stream. 这 checksum 是
计算 使用 这 crc-16 ccitt polynomial, 作 显示
在图示 23. 这 checksum 组成 的 这 11 大多数 signifi-
cant 位 的 这 16-位 代号. 一个 改变 在 这 checksum indi-
cates 一个 改变 在 这 readback bitstream. 一个 comparison
至 一个 previous checksum 是 meaningful 仅有的 如果 这 readback
数据 是 独立 的 这 电流 设备 状态. clb 输出-
puts 应当 不 是 包含 (读 俘获 选项 不
使用). statistically, 一个 错误 输出 的 2048 might go undetec-
ted.
开始 字节 11111110 once 每 数据
框架
数据 框架 * 数据(n-1:0)
cyclic 多余 审查 或者
常量 地方 审查
crc(3:0) 或者
0110
fill nibble 1111
扩展 写 循环 FFFFFF
Postamble 11111110 once 每 de-
恶行
fill 字节 (30)
FFFF…FF
开始-向上 字节 FF once 每 位-
stream
*bits 每 框架 (n) 取决于 在 设备 大小, 作 描述 为
表格 11.
表格 11: xc5200 bitstream format
数据 类型 值 Occurrences
表格 12: 内部的 配置 数据 结构
设备
VersaBlock
排列
PROM
大小
(位)
Xilinx
串行 prom
需要
XC52028x842,416XC1765
E
XC520410 x 1270,704XC17128
E
XC520614 x 14106,288XC17128
E
XC521018 x 18165,488XC17256
E
XC521522 x 22237,744XC17256
E
位 每 框架 = (34 x 号码 的 rows) + 28 为 这 顶 + 28 为
这 bottom + 4 splitter 位 + 8 开始 位 + 4 错误 审查 位 + 4 fill
位
*
+ 24 扩展 写 位
= (34 x 号码 的 rows) + 100
*
在 这 xc5202 (8 x 8), 那里 是 8 fill 位 每 框架, 不 4
号码 的 frames = (12 x 号码 的 columns) + 7 为 这 left
边缘 + 8 为 这 正确的 边缘 + 1 splitter 位
= (12 x 号码 的 columns) + 16
程序 数据 = (位 每 框架 x 号码 的 frames) + 48
标头 位 + 8 postamble 位 + 240 fill 位 + 8 开始-向上 位
= (位 每 框架 x 号码 的 frames) + 304
prom 大小 = 程序 数据
: 点此下载
