R
xc5200 序列 地方 可编程序的 门 arrays
7-114 十一月 5, 1998 (版本 5.2)
配置 定时
这 七 配置 模式 是 discussed 在 detail 在
这个 部分. 定时 规格 是 包含.
从动装置 串行 模式
在 从动装置 串行 模式, 一个 外部 信号 驱动 这 cclk
输入 的 这 fpga. 这 串行 配置 bitstream 必须
是 有 在 这 din 输入 的 这 含铅的 fpga 一个 短的
建制 时间 在之前 各自 rising cclk 边缘.
这 含铅的 fpga 然后 presents 这 preamble data—and 所有
数据 那 overflows 这 含铅的 device—on 它的 dout 管脚.
那里 是 一个 内部的 延迟 的 0.5 cclk 时期, 这个
意思 那 dout 改变 在 这 下落 cclk 边缘, 和
这 next fpga 在 这 daisy chain accepts 数据 在 这 sub-
sequent rising cclk 边缘.
图示 28显示 一个 全部 主控/从动装置 系统. 一个
xc5200-序列 设备 在 从动装置 串行 模式 应当 是 con-
nected 作 显示 在 这 第三 设备 从 这 left.
从动装置 串行 模式 是 选择 用 一个 <111> 在 这 模式 管脚
(m2, m1, m0). 从动装置 串行 是 这 default 模式 如果 这 模式
管脚 是 left unconnected, 作 它们 有 弱 拉-向上 resis-
tors 在 配置.
便条:
配置 必须 是 delayed 直到 这 init管脚 的 所有 daisy-chained fpgas 是 高.
图示 29: 从动装置 串行 模式 程序编制 切换 特性
XC5200
主控
串行
spartan,
xc4000e/ex,
XC5200
从动装置
XC3100A
从动装置
XC1700E
程序
便条:
m2, m1, m0 能 是 短接
至 地面 如果 不 使用 作 i/o
便条:
m2, m1, m0 能 是 短接
至 vcc 如果 不 使用 作 i/o
M2
M0 M1
DOUT
CCLK
CLK
VCC
+5 v
数据
CE
CEO
VPP
重置/oe
完毕
DIN
LDC
INIT
INIT
完毕
程序
程序
d/p
INIT
重置
CCLK
DIN
CCLK
DINDOUT DOUT
M2
M0 M1
M1
PWRDN
M0
M2
(低 重置 选项 使用)
4.7 k
Ω
3.3 k
Ω
3.3 k
Ω
3.3 k
Ω
3.3 k
Ω
3.3 k
Ω
3.3 k
Ω
VCC
x9003_01
n/c
n/c
图示 28: 主控/从动装置 串行 模式 电路 图解
4
T
CCH
位 n 位 n + 1
位 nbit n - 1
3
T
CCO
5
T
CCL
2
T
CCD
1
T
DCC
DIN
CCLK
DOUT
(输出)
X5379
描述 标识 最小值 最大值 单位
CCLK
din 建制 1 T
DCC
20 ns
din 支撑 2 T
CCD
0ns
din 至 dout 3 T
CCO
30 ns
高 时间 4 T
CCH
45 ns
低 时间 5 T
CCL
45 ns
频率 F
CC
10 MHz
: 点此下载
