R
十一月 5, 1998 (版本 5.2) 7-119
xc5200 序列 地方 可编程序的 门 arrays
7
注释: 1. 附带的 同步的 模式 能 是 考虑 从动装置 并行的 模式. 一个 外部 cclk 提供 定时, clocking 在 这
第一
数据 字节 在 这
第二
rising 边缘 的 cclk 之后 init
变得 高. subsequent 数据 字节 是 clocked 在 在 每
eighth consecutive rising 边缘 的 cclk.
2. 这 rdy/busy
线条 变得 高 为 一个 cclk 时期 之后 数据 有 被 clocked 在, 虽然 同步的 运作 做
不 需要 此类 一个 回馈.
3. 这 管脚 名字 rdy/busy
是 一个 misnomer. 在 同步的 附带的 模式 这个 是 really 一个 acknowledge 信号.
4.便条 那 数据 开始 至 变换 输出 serially 在 这 dout 管脚 0.5 cclk 时期 之后 它 是 承载 在 并行的. 因此,
额外的 cclk 脉冲 是 clearly 必需的 之后 这 last 字节 有 被 承载.
图示 34: 同步的 附带的 模式 程序编制 切换 特性
0
DOUT
CCLK
1 2 3456 7
字节
0
字节
1
字节 0 输出 字节 1 输出
rdy/busy
INIT
1
0
X6096
T
CCL
d0 - d7
T
IC
T
CD
T
直流
1
2
3
描述 标识 最小值 最大值 单位
CCLK
init (高) 建制 时间 1 T
IC
5
µ
s
d0 - d7 建制 时间 2 T
直流
60 ns
d0 - d7 支撑 时间 3 T
CD
0ns
cclk 高 时间 T
CCH
50 ns
cclk 低 时间 T
CCL
60 ns
cclk 频率 F
CC
8MHz
: 点此下载
