R
xc5200 序列 地方 可编程序的 门 arrays
7-120 十一月 5, 1998 (版本 5.2)
异步的 附带的 模式
写 至 fpga
异步的 附带的 模式 使用 这 trailing 边缘 的
这 逻辑 和 情况 的 ws
和 cs0 正在 低 和 rs
和 cs1 正在 高 至 接受 字节-宽 数据 从 一个 微观的-
处理器 总线. 在 这 含铅的 fpga, 这个 数据 是 承载 在 一个
翻倍-缓冲 uart-像 并行的-至-串行 转换器 和
是 serially shifted 在 这 内部的 逻辑.
这 含铅的 fpga presents 这 preamble 数据 (和 所有 数据
那 overflows 这 含铅的 设备) 在 它的 dout 管脚. 这
rdy/busy
输出 从 这 含铅的 fpga acts 作 一个 hand-
shake 信号 至 这 微处理器. rdy/busy
变得 低
当 一个 字节 有 被 received, 和 变得 高 又一次 当
这 字节-宽 输入 缓存区 有 transferred 它的 信息
在 这 变换 寄存器, 和 这 缓存区 是 准备好 至 receive 新
数据. 一个 新 写 将 是 started 立即, 作 soon 作
这 rdy/busy
输出 有 gone 低, acknowledging
receipt 的 这 previous 数据. 写 将 不 是 terminated
直到 rdy/busy
是 高 又一次 为 一个 cclk 时期. 便条
那 rdy/busy
是 牵引的 高 和 一个 高-阻抗
拉-向上 较早的 至 init
going 高.
这 长度 的 这 busy
信号 取决于 在 这 activity 在
这 uart. 如果 这 变换 寄存器 是 empty 当 这 新
字节 是 received, 这 busy
信号 lasts 为 仅有的 二
cclk 时期. 如果 这 变换 寄存器 是 安静的 全部 当 这
新 字节 是 received, 这 busy
信号 能 是 作 长 作
nine cclk 时期.
便条 那 之后 这 last 字节 有 被 entered, 仅有的 七
的 它的 位 是 shifted 输出. cclk 仍然是 高 和 dout
equal 至 位 6 (这 next-至-last 位) 的 这 last 字节 entered.
这 准备好/busy
handshake 能 是 ignored 如果 这 延迟
从 任何 一个 写 至 这 终止 的 这 next 写 是 guaran-
teed 至 是 变长 比 10 cclk 时期.
状态 读
这 逻辑 和 情况 的 这 cs0, cs1 和 rs输入
puts 这 设备 状态 在 这 数据 总线.
• d7 高 indicates 准备好
• d7 低 indicates busy
• d0 通过 d6 go unconditionally 高
它 是 mandatory 那 这 全部的 开始-向上 sequence 是 started
和 完成 用 一个 字节-宽 输入. 否则, 这 管脚
使用 作 写 strobe 或者 碎片 使能 might 变为 起作用的
输出 和 干涉 和 这 最终 字节 转移. 如果 这个
转移 做 不 出现, 这 开始-向上 sequence 是 不 com-
pleted 所有 这 方法 至 这 完成 (要点 f 在图示 25 在 页
109).
在 这个 情况, 在 worst, 这 内部的 重置 是 不 released. 在
最好的, readback 和 boundary scan 是 inhibited. 这
长度-计数 值, 作 发生 用 这 软件, 确保
那 这些 问题 从不 出现.
虽然 rdy/busy
是 brought 输出 作 一个 独立的 信号,
微处理器 能 更多 容易地 读 这个 信息 在
一个 的 这 数据 线条. 为 这个 目的, d7 代表 这
rdy/busy
状态 当 rs是 低, ws是 高, 和 这
二 碎片 选择 线条 是 两个都 起作用的.
异步的 附带的 模式 是 选择 用 一个 <101> 在
这 模式 管脚 (m2, m1, m0).
地址
总线
数据
总线
地址
DECODE
逻辑
CS0
...
rdy/busy
WS
程序
D0–7
CCLK
DOUT
DIN
M2
M0 M1
n/c n/c
n/c
RS
CS1
控制
信号
INIT
REPROGRAM
OPTIONAL
daisy-chained
FPGAs
V
CC
完毕
8
X9006
3.3 k
Ω
4.7 k
Ω
4.7 k
Ω
3.3 k
Ω
XC5200
asynchro-
NOUS
附带的
程序
CCLK
DOUT
M2
M0 M1
INIT
完毕
xc5200/
xc4000e/ex
从动装置
图示 35: 异步的 附带的 模式 电路 图解
: 点此下载
