R
十一月 5, 1998 (版本 5.2) 7-121
xc5200 序列 地方 可编程序的 门 arrays
7
注释: 1. 配置 必须 是 delayed 直到 init管脚 的 所有 daisy-chained fpgas 是 高.
2. 这 时间 从 这 终止 的 ws
至 cclk 循环 为 这 新 字节 的 数据 取决于 在 这 completion 的 previous 字节 处理
和 这 阶段 的 内部的 定时 发生器 为 cclk.
3. cclk 和 dout 定时 是 测试 在 从动装置 模式.
4. t
BUSY
indicates 那 这 翻倍-缓冲 并行的-至-串行 转换器 是 不 还 准备好 至 receive 新 数据. 这 shortest t
BUSY
occurs 当 一个 字节 是 承载 在 一个 empty 并行的-至-串行 转换器. 这 longest t
BUSY
occurs 当 一个 新 文字 是
承载 在 这 输入 寄存器 在之前 这 第二-水平的 缓存区 有 started shifting 输出 数据.
这个 定时 图解 显示 非常 relaxed (所需的)东西. 数据 需要 不 是 使保持 在之外 这 rising 边缘 的 ws. rdy/busy将
go 起作用的 在里面 60 ns 之后 这 终止 的 ws
. 一个 新 写 将 是 asserted 立即 之后 rdy/busy变得 低, 但是 写
将 不 是 terminated 直到 rdy/busy
有 被 高 为 一个 cclk 时期.
图示 36: 异步的 附带的 模式 程序编制 切换 特性
previous 字节 d6 D7 D0 D1 D2
1
T
CA
2
T
直流
4
T
WTRB
3
T
CD
6
T
BUSY
准备好
BUSY
rs, cs0
ws, cs1
D7
ws/cs0
rs, cs1
d0-d7
CCLK
rdy/busy
DOUT
写 至 lca 读 状态
X6097
7
4
描述 标识 最小值 最大值 单位
写
有效的 写 时间
(cso
, ws=低; rs, cs1=高
1T
CA
100 ns
din 建制 时间 2 T
直流
60 ns
din 支撑 时间 3 T
CD
0ns
RDY
rdy/busy
延迟 之后 终止 的
写 或者 读
4T
WTRB
60 ns
rdy/busy
起作用的 之后 beginning
的 读
760ns
rdy/busy
低 输出 (便条 4) 6 T
BUSY
2 9 CCLK
时期
: 点此下载
