R
xc5200 序列 地方 可编程序的 门 arrays
7-122 十一月 5, 1998 (版本 5.2)
表示 模式
表示 模式 是 类似的 至 从动装置 串行 模式, 除了 那
数据 是 processed 一个 字节 每 cclk 循环 instead 的 一个
位 每 cclk 循环. 一个 外部 源 是 使用 至 驱动
cclk, 当 字节-宽 数据 是 承载 直接地 在 这 con-
figuration 数据 变换 寄存器. 一个 cclk 频率 的 10
mhz 是 相等的 至 一个 80 mhz 串行 比率, 因为 第八
位 的 配置 数据 是 承载 每 cclk 循环.
表示 模式 做 不 支持 crc 错误 checking, 但是
做 支持 常量-地方 错误 checking.
在 表示 模式, 一个 外部 信号 驱动 这 cclk 输入
的 这 fpga 设备. 这 第一 字节 的 并行的 配置
数据 必须 是 有 在 这 d 输入 的 这 fpga 一个 短的
建制 时间 在之前 这 第二 rising cclk 边缘. subse-
quent 数据 字节 是 clocked 在 在 各自 consecutive rising
cclk 边缘.
如果 这 第一 设备 是 配置 在 表示 模式, 额外的
设备 将 是 daisy-chained 仅有的 如果 每 设备 在 这
chain 是 也 配置 在 表示 模式. cclk 管脚 是
系 一起 和 d0-d7 管脚 是 系 一起 为 所有
设备 along 这 chain. 一个 状态 信号 是 passed 从
dout 至 cs1 的 successive 设备 along 这 chain. 这
含铅的 设备 在 这 chain 有 它的 cs1 输入 系 高 (或者 float-
ing, 自从 那里 是 一个 内部的 pullup). 框架 数据 是
accepted 仅有的 当 cs1 是 高 和 这 设备的 configu-
限定 记忆 是 不 already 全部. 这 状态 管脚 dout 是
牵引的 低 二 内部的-振荡器 循环 之后 init
是 recog-
nized 作 高, 和 仍然是 低 直到 这 设备的 configu-
限定 记忆 是 全部. dout 是 然后 牵引的 高 至 信号
这 next 设备 在 这 chain 至 接受 这 配置 数据
在 这 d0-d7 总线.
这 完毕 管脚 的 所有 设备 在 这 chain 应当 是 系
一起, 和 一个 或者 更多 起作用的 内部的 拉-ups. 如果 一个
大 号码 的 设备 是 包含 在 这 chain, deacti-
vate 一些 的 这 内部的 拉-ups, 自从 这 低-驱动
完毕 管脚 的 这 last 设备 在 这 chain 必须 下沉 这 cur-
rent 从 所有 拉-ups 在 这 chain. 这 完毕 拉-向上 是
使活动 用 default. 它 能 是 deactivated 使用 一个 选项
在 这 bitstream 一代 软件.
xc5200 设备 在 表示 模式 是 总是 同步
至 完毕. 这 设备 变为 起作用的 之后 完毕 变得
高. 完毕 是 一个 打开-流 输出. 和 这 完毕 管脚
系 一起, 因此, 这 外部 完毕 信号 stays 低
直到 所有 设备 是 配置, 然后 所有 设备 在 这 daisy
chain 变为 起作用的 同时发生地. 如果 这 完毕 管脚 的 一个
设备 是 left unconnected, 这 设备 变为 起作用的 作
soon 作 那 设备 有 被 配置.
表示 模式 是 选择 用 一个 <010> 在 这 模式 管脚
(m2, m1, m0).
INIT
CCLK CCLK
XC5200
M0 M1 M2
CS1
d0-d7
数据 总线
程序
INIT
CCLK
程序
INIT
DOUT
DONEDONE
DOUT
至 额外的
Optional
daisy-chained
设备
至 额外的
Optional
daisy-chained
设备
便条:
m2, m1, m0 能 是 短接
至 地面 如果 不 使用 作 i/o
Optional
daisy-chained
XC5200
M0 M1
VCC
VCC
4.7k
Ω
3.3 k
Ω
M2
CS1
d0-d7
程序
x6611_01
8
8
8
图示 37: 表示 模式 电路 图解
: 点此下载
