2-5
表格 1. 函数 发生器 逻辑 行动
函数
d1:+: d2 d1:+:
D2
d1 * d2 d1 * d2
d1 + d2 d1 + d2
D1 D2
D1
D2
d1 * d2 d1 * d2
d1 + d2
d1 + d2
X3206
carry 输入
D1
D2
函数
发生器
至 macrocell
flip-flop
D1
总-的-
产品
D2
总-的-
产品
Arithmetic
carry 控制
carry 输出
0
1
arithmetic 逻辑 单位 (alu)
因此, 这 alu 能 执行 一个 额外的 layer
的 逻辑 没有 任何 速 penalty.
在 arithmetic 模式, 这 alu 块 能 是 编写程序 至
发生 这 arithmetic 总 或者 区别 的 这 d1 和
d2 输入. 联合的 和 这 carry 输入 从 这 next
更小的 macrocell, 这 alu 运作 作 一个 1-位 全部 adder
generating 一个 carry 输出 至 这 next 高等级的 macrocell.
这 carry chain propagates 在 调整 macrocells
和 也 crosses 这 boundaries 在 函数
blocks. 这个 专心致志的 carry chain 克服 这 inher-
ent 速 和 密度 问题 的 这 传统的 epld
architecture 当 trying 至 执行 arithmetic 功能.
carry lookahead
各自 函数 块 提供 一个 carry lookahead genera-
tor 有能力 的 anticipating 这 carry 横过 所有 nine mac-
rocells. 这 carry lookahead 发生器 减少 这
波纹-carry 延迟 的 宽 arithmetic 功能 此类 作
增加, 减去, 和 巨大 对比 至 那 的 这 first
nine 位, 加 这 carry lookahead 延迟 的 这 高等级的-
顺序 函数 blocks.
macrocell flip-flop
这 alu 块 输出 驱动 这 输入 的 一个 可编程序的
d-类型 flip-flop. 这 flip-flop 是 triggered 用 这 rising 边缘
的 这 时钟 输入, 但是 它 能 是 configured 作 transparent,
图示 5. 高-密度 函数 块 和 macrocell 图式
i/o
(看 图.7)
Clock
选择
Register
Trasparent
Control
输入-pad
寄存器/latch
(optional)
Pin
Feedback
极性
local
反馈
oe 控制
Global
快 oe
arithmetic
carry-输出 至 next
Macrocell
变换-in
从 previous mc
变换-out
至 next mc
至 8 more
Macrocells
* oe 是 强迫 高 当 p-期 是 不 使用
重置
设置
OE*
时钟
5
ALU
D1
D2
C
在
C
输出
F
R
S
Q
D
MUX
Fast
Clocks
0 1
arithmetic carry-在 from
previous macrocell
1 的 9 macrocells
Feedback
Enable
Override
反馈 至 uim
输入 至 uim
8
4
21
Inputs
from
UIM
3
from
Fast
Input
Pins
(fi)
和 排列
12 sharable
p-条款 per
函数 块
5 private
p-条款 per
Macrocell
X5485
图示 6. alu 图式
: 点此下载
