xc7300 epld 家族
2-7
输出 缓存区, 除了 那些 连接 至 快 函数
blocks, 能 下沉 12 毫安 当 v
CCIO
= 5 v. 快 函数
块 输出 能 下沉 24 毫安 当 v
CCIO
= 5 v. 所有 输出-
puts 在 这 xc7318 和 xc7336 设备 连接 至
ffbs. 输出 列表 作 快 输出 (fo) 在 这
xc7354, xc7372, xc73108 和 xc73144 设备 con-
nect 至 ffbs.
各自 信号 输入 至 这 碎片 是 连接 至 一个 程序-
mable 输入 结构 那 能 是 configured 作 直接,
latched, 或者 注册. 这 获得 和 flip-flop 能 使用 一个
的 二 fastclk 信号 作 获得 使能 或者 时钟. 这 二
fastclk 信号 是 fclk0 和 一个 global 选择 的 也
fclk1 或者 fclk2. latches 是 transparent 当 fastclk
是 高, 和 flip-flops 时钟 在 这 rising 边缘 的 fastclk.
这 flip-flop 包含 一个 起作用的-低 时钟 使能, 这个
当 高, holds 这 呈现 状态 的 这 flip-flop 和
inhibits 回馈 至 这 输入 信号. 这 时钟 使能
源 是 一个 的 二 global 时钟 使能 信号 (ce0
和 ce1). 一个 额外的 configuration 选项 是 极性
倒置 为 各自 输入 信号.
3.3 v 或者 5 v 接口 configuration
xc7300 设备 能 是 使用 在 系统 和 二 differ-
ent 供应 电压: 3.3 v 和 5 v. 各自 xc7300 设备
有 独立的 v
CC
连接 至 这 内部的 逻辑 和
输入 缓存区 (v
CCINT
) 和 至 这 i/o 驱动器 (v
CCIO
).
V
CCINT
必须 总是 是 连接 至 一个 名义上的 5 v sup-
ply, 当 v
CCIO
将 是 连接 至 也 3.3 v 或者 5 v,
取决于 在 这 输出 接口 必要条件.
当 v
CCIO
是 连接 至 5 v, 这 输入 门槛 是
ttl 水平, 和 因此 兼容 和 3.3 v 和 5 v 逻辑.
这 输出 高 水平 是 也 ttl 兼容. 当
V
CCIO
是 连接 至 3.3 v, 这 输入 门槛 是 安静的
ttl 水平, 和 这 输出 拉 向上 至 这 3.3 v 栏杆. 这个
制造 这 xc7300 完美的 为 接合 直接地 至 3.3 v
组件. 在 增加, 这 输出 结构 是 设计
所以 那 这 i/o 能 也 safely 接口 至 一个 mixed 3.3 v
和 5 v 总线.
电源-在 特性/主控 重置
这 xc7300 设备 undergoes 一个 短的 内部的 initializa-
tion sequence 在之上 设备 powerup. 在 这个 时间
(t
重置
), 这 输出 仍然是 3-陈述 当 这 设备 是
configured 从 它的 内部的 非易失存储器 排列 和 所有 寄存器
是 initialized. 如果 这 mr
管脚 是 系 至 v
CCINT
, 这 initializa-
tion sequence 是 完全地 transparent 至 这 用户 和 是
完成 在 t
重置
之后 v
CCINT
有 reached 4.75 v. 如果
MR
是 使保持 低 当 这 设备 是 powering 向上, 这 inter-
nal initialization sequence begins 和 输出 将 仍然是
3-陈述 直到 这 sequence 是 完全 和 mr 是
brought 高. v
CC
上升 必须 是 monotonic 至 insure 这
initialization sequence 是 执行 correctly.
为 额外的 flexibility, 这 mr
管脚 是 提供 所以 这
epld 能 是 reinitialized 之后 电源 是 应用. 在 这
下落 边缘 的 mr, 所有 输出 变为 3-陈述 和 这
initialization sequence 是 started. 这 输出 将 仍然是
3-陈述 直到 这 内部的 initialization sequence 是 com-
plete 和 mr 是 brought 高. 这 最小 mr 脉冲波
和 是 t
WMR
. 如果 mr
是 brought 高 之后 t
WMR
, 但是 在之前
t
重置
, 这 输出 将 变为 起作用的 之后 t
重置
.
在 这 initialization sequence, 所有 输入 寄存器 或者
latches 是 preloaded 高 和 所有 fb 和 ffb macrocell
寄存器 是 preloaded 至 一个 知道 状态. 为 ffb macro-
cell 寄存器 在哪里 这 设置/重置 产品-期 是
defined, 这 preload 是 accomplished 用 asserting 这
产品-期 shortly 在之前 这 终止 的 这 initialization
sequence. 当 这 设置/重置 产品-期 是 defined
和 configured 作 重置, 这 寄存器 preload 值 是
低. 当 这 设置/重置 产品-期 是 defined 和
configured 作 一个 设置, 这 寄存器 preload 值 是 高.
为 ffb macrocell 寄存器 在哪里 这 设置/重置 prod-
uct-期 是 不 使用, 这 寄存器 preload 值 是 高.
为 fb macrocell 寄存器, 这 preload 值 是 defined
用 一个 独立的 preload configuration 位, 独立 的
这 设置 和 重置 产品-条款. 这 值 的 这个 前-
加载 configuration 位 是 决定 用 这 图式 cap-
ture 库 或者 在 这 用户’s 设计. 如果 不 specified, 这
寄存器 preload 值 是 低.
电源 管理
这 xc7300 家族 的 设备 特性 一个 电源-manage-
ment scheme 这个 准许 非-速-核心的 paths 的 一个
设计 至 是 运作 在 减少 电源. 整体的 电源
消耗 是 常常 减少 significantly, 自从, 在 大多数
系统 仅有的 一个 小 部分 是 速 核心的.
macrocells 能 individually 是 specified 为 高 perfor-
mance 或者 低 电源 运作 用 adding attributes 至 这
逻辑 图式, 或者 declaration 陈述 至 这 behav-
ioral 描述. 至 更远 减少 电源 消耗,
unused 函数 blocks 是 转变 止 和 unused mac-
rocells 在 使用 函数 blocks 是 configured 为 低
电源 运作.
erasure 特性
在 windowed 包装, 这 内容 的 这 非易失存储器 排列
能 是 erased 用 暴露 至 ultraviolet 明亮的 的 波-
长度 的 大概 4000 Å. 这 推荐 era-
确信 时间 是 大概 1 hr. 当 这 设备 是 放置
在里面 1 在. 的 一个 ultraviolet lamp 和 一个 12,000
µ
w/cm
2
电源 比率. 至 阻止 unintentional 暴露, 放置
opaque labels 在 这 设备 window.
当 这 设备 是 exposed 至 高 强烈 uv 明亮的 为
更 变长 时期, 永久的 损坏 能 出现. 这
: 点此下载
