20
mpc860 家族 硬件 specifications
MOTOROLA
总线 信号 定时
图示 9-2 是 这 控制 定时 图解.
B41 ts 有效的 至 clkout rising 边缘
(建制 时间)
7.00 — 7.00 — 7.00 — 7.00 — ns
B42 clkout rising 边缘 至 ts
有效的 (支撑
时间)
2.00 — 2.00 — 2.00 — 2.00 — ns
B43 作
negation 至 记忆 控制
信号 negation
— TBD — TBD — TBD — TBD ns
1
阶段 和 频率 jitter 效能 结果 是 仅有的 有效的 如果 这 输入 jitter 是 较少 比 这 prescribed 值.
2
如果 这 比率 的 改变 的 这 频率 的 extal 是 慢 (i.e., 它 做 不 jump 在 这 最小 和 最大
值 在 一个 循环) 或者 这 频率 的 这 jitter 是 快 (i.e., 它 做 不 停留 在 一个 extreme 值 为 一个 长 时间) 然后
这 最大 允许 jitter 在 extal 能 是 向上 至 2%.
3
这 timings specified 在 b4 和 b5 是 为基础 在 全部 力量 时钟.
4
这 定时 为 br 输出 是 相关的 当 这 mpc860 是 选择 至 工作 和 外部 总线 arbiter. 这 定时 为 bg
输出 是 相关的 当 这 mpc860 是 选择 至 工作 和 内部的 总线 arbiter.
5
这 定时 必需的 为 br 输入 是 相关的 当 这 mpc860 是 选择 至 工作 和 内部的 总线 arbiter. 这 定时
为 bg
输入 是 相关的 当 这 mpc860 是 选择 至 工作 和 外部 总线 arbiter.
6
这 d(0:31) 和 dp(0:3) 输入 timings b18 和 b19 谈及 至 这 rising 边缘 的 这 clkout 在 这个 这 ta 输入
信号 是 asserted.
7
这 d(0:31) 和 dp(0:3) 输入 timings b20 和 b21 谈及 至 这 下落 边缘 的 这 clkout. 这个 定时 是 有效的 仅有的
为 读 accesses 控制 用 碎片-选择 下面 控制 的 这 upm 在 这 记忆 控制, 为 数据 beats 在哪里
dlt3 = 1 在 这 upm 内存 words. (这个 是 仅有的 这 情况 在哪里 数据 是 latched 在 这 下落 边缘 的 clkout.)
8
这 定时 b30 谈及 至 cs 当 acs = 00 和 至 我们(0:3) 当 csnt = 0.
9
这 信号 upwait 是 考虑 异步的 至 这 clkout 和 同步 内部. 这 timings specified
在 b37 和 b38 是 specified 至 使能 这 freeze 的 这 upm 输出 信号 作 描述 在 图示 9-17.
10
这 作 信号 是 考虑 异步的 至 这 clkout. 这 定时 b39 是 specified 在 顺序 至 准许 这 行为
specified 在 图示 9-20.
表格 9-6. 总线 运作 timings (持续)
Num 典型的
33 mhz 40 mhz 50 mhz 66 mhz
单位
最小值 最大值 最小值 最大值 最小值 最大值 最小值 最大值
: 点此下载
