14
mpc860 家族 硬件 specifications
MOTOROLA
总线 信号 定时
这 定时 为 这 mpc860 总线 显示 假设 一个 50-pf 加载 为 最大 延迟 和 一个
0-pf 加载 为 最小 延迟.
表格 9-6. 总线 运作 timings
Num 典型的
33 mhz 40 mhz 50 mhz 66 mhz
单位
最小值 最大值 最小值 最大值 最小值 最大值 最小值 最大值
B1 clkout 时期 30.30 30.30 25.00 30.30 20.00 30.30 15.15 30.30 ns
B1a extclk 至 clkout 阶段 skew
(extclk > 15 mhz 和 mf <= 2)
–0.90 0.90 –0.90 0.90 –0.90 0.90 –0.90 0.90 ns
B1b extclk 至 clkout 阶段 skew
(extclk > 10 mhz 和 mf < 10)
–2.30 2.30 –2.30 2.30 –2.30 2.30 –2.30 2.30 ns
B1c clkout 阶段 jitter (extclk >
15 mhz 和 mf <= 2)
1
–0.60 0.60 –0.60 0.60 –0.60 0.60 –0.60 0.60 ns
B1d clkout 阶段 jitter
1
–2.00 2.00 –2.00 2.00 –2.00 2.00 –2.00 2.00 ns
B1e clkout 频率 jitter (mf < 10)
1
— 0.50 — 0.50 — 0.50 — 0.50 %
B1f clkout 频率 jitter (10 < mf
< 500)
1
— 2.00 — 2.00 — 2.00 — 2.00 %
B1g clkout 频率 jitter (mf > 500)
1
— 3.00 — 3.00 — 3.00 — 3.00 %
B1h 频率 jitter 在 extclk
2
— 0.50 — 0.50 — 0.50 — 0.50 %
B2 clkout 脉冲波 宽度 低 12.12 — 10.00 — 8.00 — 6.06 — ns
B3 clkout 宽度 高 12.12 — 10.00 — 8.00 — 6.06 — ns
B4 clkout 上升 时间
3
— 4.00 — 4.00 — 4.00 — 4.00 ns
B5
33
clkout 下降 时间
3
— 4.00 — 4.00 — 4.00 — 4.00 ns
B7 clkout 至 一个(0:31), baddr(28:30),
rd/wr
, burst, d(0:31), dp(0:3)
invalid
7.58 — 6.25 — 5.00 — 3.80 — ns
B7a clkout 至 tsiz(0:1), reg
, rsv,
在(0:3), bdip
, ptr invalid
7.58 — 6.25 — 5.00 — 3.80 — ns
B7b clkout 至 br, bg, frz, vfls(0:1),
vf(0:2) iwp(0:2), lwp(0:1), sts
invalid
4
7.58 — 6.25 — 5.00 — 3.80 — ns
B8 clkout 至 一个(0:31), baddr(28:30)
rd/wr
, burst, d(0:31), dp(0:3)
有效的
7.58 14.33 6.25 13.00 5.00 11.75 3.80 10.04 ns
B8a clkout 至 tsiz(0:1), reg
, rsv,
在(0:3) bdip
, ptr 有效的
7.58 14.33 6.25 13.00 5.00 11.75 3.80 10.04 ns
B8b clkout 至 br, bg, vfls(0:1),
vf(0:2), iwp(0:2), frz, lwp(0:1),
STS
有效的
4
7.58 14.33 6.25 13.00 5.00 11.75 3.80 10.04 ns
B9 clkout 至 一个(0:31), baddr(28:30),
rd/wr
, burst, d(0:31), dp(0:3),
tsiz(0:1), reg
, rsv, 在(0:3), ptr
高-z
7.58 14.33 6.25 13.00 5.00 11.75 3.80 10.04 ns