MOTOROLA
mpc860 家族 硬件 specifications
3
特性
– caches 是 physically addressed, 执行 一个 least recently 使用 (lru)
替换 algorithm, 和 是 lockable 在 一个 cache 块 基准.
— 操作指南 和 数据 caches 是 二-方法, 设置-associative, physically addressed,
lru 替换, 和 lockable 在-线条 granularity.
— mmus 和 32-entry tlb, 全部地 associative 操作指南, 和 数据 tlbs
— mmus 支持 多样的 页 sizes 的 4, 16, 和 512 kbytes, 和 8 mbytes; 16
模拟的 地址 spaces 和 16 保护 groups
— 先进的 在-碎片-emulation debug 模式
• 向上 至 32-位 数据 总线 (动态 总线 sizing 为 8, 16, 和 32 bits)
• 32 地址 线条
• 运作 在 向上 至 80 mhz
• 记忆 控制 (第八 banks)
— 包含 完全 动态 内存 (dram) 控制
— 各自 bank 能 是 一个 碎片 选择 或者 ras
至 支持 一个 dram bank
— 向上 至 15 wait states 可编程序的 每 记忆 bank
— glueless 接口 至 dram, simms, sram, 非易失存储器, flash eprom, 和
其它 记忆 设备.
— dram 控制 可编程序的 至 支持 大多数 大小 和 速 记忆
接口
— 四 cas
线条, 四 我们 线条, 一个 oe 线条
— 激励 碎片-选择 有 在 重置 (选项 为 8-, 16-, 或者 32-bit memory)
— 能变的 块 sizes (32 kbyte 至 256 mbyte)
— 可选择的 写 保护
— 在-碎片 总线 arbitration 逻辑
• 一般-目的 计时器
— 四 16-位 计时器 或者 二 32-位 计时器
— 门 模式 能 使能/使不能运转 counting
— 中断 能 是 masked 在 涉及 相一致 和 事件 俘获
• 系统 integration 单位 (siu)
— 总线 监控
— 软件 看门狗
— periodic 中断 计时器 (pit)
— 低-电源 停止 模式
— 时钟 synthesizer