XR16L2552
xr
2.25v 至 5.5v duart 和 16-字节 先进先出
rev. 1.1.1
26
]
isr[0]: 中断 状态
•
逻辑 0 = 一个 中断 是 pending 和 这 isr 内容 将 是 使用 作 一个 pointer 至 这 适合的 中断
维护 routine.
•
逻辑 1 = 非 中断 pending (default 情况).
isr[3:1]: 中断 状态
这些 位 表明 这 源 为 一个 pending 中断 在 中断 priority 水平 (看 中断 源Table9).
isr[4]: xoff 或者 特定的character 中断 状态
这个 位 是 使能 当 efr 位-4 是 设置 至 一个 逻辑 1. 是r 位-4 indicates 那 这 接受者 发现 一个 数据 相一致
的 这 xoff character(s). 如果 这个 是 一个 xoff 中断, 它 能 是 cleared 用 一个 读 至 这 isr 或者 当 一个 xon
character 是 received. 如果 它 是 一个 规格ial character 中断, 它将 automatically clear after 这 next character 是
received.
isr[5]: rts#/cts# 中断 状态
这个 位 是 使能 当 efr 位-4 是 设置 至 一个 逻辑 1.isr 位-5 indicates 那 这 cts# 或者 rts# 有 changed
状态 从 低 至 高.
isr[7:6]: 先进先出 使能 状态
这些 位 是 设置 至 一个 逻辑 0 当 这 fifos 是 disabled. 它们 是 设置 至 一个 逻辑 1 当 这 fifos 是
使能.
4.6 先进先出 控制 寄存器 (fcr) - 写-仅有的
这个 寄存器 是 使用 至 使能 这 fifos, clear 这 fifos, 设置 这 transmit/receive 先进先出 触发 水平, 和
选择 这 dma 模式. 这 dma, 和 先进先出 模式 是 定义 作 跟随:
fcr[0]: tx 和 rx 先进先出 使能
•
逻辑 0 = 使不能运转 这 transmit 和 receive 先进先出 (default).
•
逻辑 1 = 使能 这 transmit 和 receive fifos. 这个 位 必须 是 设置 至 逻辑 1 当 其它 fcr 位 是
写 或者 它们 将 不 是 编写程序.
fcr[1]: rx 先进先出 重置
这个 位 是 仅有的 起作用的当 fcr 位-0 是 一个 ‘1’.
•
逻辑 0 = 非 receive
先进先出
重置 (default)
•
逻辑 1 = 重置 这 receive 先进先出 pointers 和 先进先出 level 计数器 逻辑 (这 receive 变换 寄存器 是 不
cleared 或者 改变). 这个 位 将 返回 至 一个 逻辑 0 之后 resetting 这 先进先出.
T
能
9: i
NTERRUPT
S
OURCE
和
P
RIORITY
L
EVEL
P
RIORITY
isr r
EGISTER
S
TATUS
B
它的
S
OURCE
的
中断
L
EVEL
B
它
-5 B
它
-4 B
它
-3 B
它
-2 B
它
-1 B
它
-0
1 0 0 0 1 1 0 lsr (接受者 线条 状态 寄存器)
2 0 0 1 1 0 0 rxrdy (receive 数据 时间-输出)
3 0 0 0 1 0 0 rxrdy (received 数据 准备好)
4 0 0 0 0 1 0 txrdy (transmit 准备好)
5 0 0 0 0 0 0 msr (modem 状态 寄存器)
6 0 1 0 0 0 0 rxrdy (received xoff 或者 特定的 character)
7 1 0 0 0 0 0 cts#, rts# 改变 的 状态
- 0 0 0 0 0 1 毫无 (default)
: 点此下载
