首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:729101
 
资料名称:XR16L2552IJ
 
文件大小: 748.59K
   
说明
 
介绍:
2.25V TO 5.5V DUART WITH 16-BYTE FIFO
 
 


: 点此下载
  浏览型号XR16L2552IJ的Datasheet PDF文件第25页
25
浏览型号XR16L2552IJ的Datasheet PDF文件第26页
26
浏览型号XR16L2552IJ的Datasheet PDF文件第27页
27
浏览型号XR16L2552IJ的Datasheet PDF文件第28页
28

29
浏览型号XR16L2552IJ的Datasheet PDF文件第30页
30
浏览型号XR16L2552IJ的Datasheet PDF文件第31页
31
浏览型号XR16L2552IJ的Datasheet PDF文件第32页
32
浏览型号XR16L2552IJ的Datasheet PDF文件第33页
33
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
xr
XR16L2552
rev. 1.1.1
2.25v 至 5.5v duart 和 16-字节 先进先出
29
mcr[0]: dtr# 输出
这 dtr# 管脚 是 一个 modem 控制 output. 如果 这 modem 接口 是 不 美国ed, 这个 输出 将 是 使用 作 一个
一般 目的 输出.
逻辑 0 = 强迫 dtr# 输出 至 一个 逻辑 1 (default).
逻辑 1 = 强迫 dtr# 输出 至 一个 逻辑 0.
mcr[1]: rts# 输出
这 rts# 管脚 是 一个 modem 控制 输出. 如果 这 modem 在terface 是 不 使用, 这个 输出 将 是 使用 作 一个
一般 目的 输出.
逻辑 0 = 强迫 rts# 输出 至 一个 逻辑 1 (default).
逻辑 1 = 强迫 rts# 输出 至 一个 逻辑 0.
mcr[2]: op1# 输出
op1# 是 不 有 作 一个 输出 管脚 在 这 l2552.但是 它 是 有 为 使用 在 内部的 loopback 模式.
在 这 loopback 模式, 这个 位 是 使用 至 写 这 状态 的 这 modem ri# 接口 信号.
mcr[3]: op2# 输出
op2# 是 有 作 一个 输出 管脚 在 这 l2552 当 afr[2:1] = ‘00’. 在 这 loopback 模式, mcr[3] 是 使用
至 写 这 状态 的 这 modem cd# 接口 signal. 也 看 管脚 描述 为 mf# 管脚.
逻辑 0 = forces op2# 输出 至 一个 逻辑 1 (default).
逻辑 1 = forces op2# 输出 至 一个 逻辑 0.
mcr[4]: 内部的 loopback 使能
逻辑 0 = 使不能运转 loopback 模式 (default).
逻辑 1 = 使能 local loopback 模式, 看 loopback 部分 和图示13.
mcr[5]: xon-任何 使能
逻辑 0 = 使不能运转 xon-任何 函数(为 16c550 compatibility, default).
逻辑 1 = 使能 xon-任何 函数.在 这个 模式, 任何 rx character received 将 重新开始 transmit 运作.
这 rx character 将 是承载 在 这 rx 先进先出 , 除非 这 rxcharacter 是 一个 xon 或者xoff character 和
这 l2552 是 编写程序 至 使用 这 xon/xoff 流动 控制.
mcr[6]: infrared encoder/解码器 使能
逻辑 0 = 使能 这 标准 modem receive 一个d transmit 输入/输出 接口. (default)
逻辑 1 = 使能 infrared irda receive 和 transmit 输入/输出. 这 tx/rx 输出/输入 是 routed 至 这
infrared encoder/解码器. 这 数据 输入 和 输出 水平 遵从 至 这 irda infrared 接口
必要条件. 当 在 这个模式, 这 infrared tx output 将 是 一个 逻辑 0 在空闲 数据 情况.
mcr[7]: 时钟 预分频器 选择
逻辑 0 = 分隔 用 一个. 这 输入 时钟 从 这 结晶或者 外部 时钟 是 喂养 直接地 至 这 可编程序的
波特 比率 发生器 没有 更远 修改, i.e., 分隔 用 一个 (default).
逻辑 1 = 分隔 用 四. 这 预分频器 divides 这 输入时钟 从 这 结晶 或者 外部 时钟 用 四 和
feeds 它 至 这 可编程序的 波特 比率 发生器, hence, 数据 比率 变为 一个 forth.
4.9 线条 状态 寄存器 (lsr) - 读 仅有的
这个 寄存器 提供 这 状态 的 数据transfers 在 这 uart 和 这 host.
lsr[0]: receive 数据 准备好 指示信号
逻辑 0 = 非 数据 在 receive 支持 寄存器 或者 先进先出 (default).
逻辑 1 = 数据 有 被 received 和 是 保存d 在 这 receive 支持 寄存器 或者 先进先出.
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com