WM8721
产品 预告(展)
wolfson 微电子学 有限公司
pp rev 1.3 十一月 2000
16
这 数字的 音频的 接口 receives 这 数字的 音频的 数据 为 这 内部的 dac 数字的 过滤 在 这
dacdat 输入. dacdat 是 这 formatted 数字的 音频的 数据 stream 输出 至 这 dac 数字的 过滤
和 left 和 正确的 途径 多路复用 一起. daclrc 是 一个 排成直线 时钟 那 控制
whether left 或者 正确的 频道 数据 是 呈现 在 dacdat. dacdat 和 daclrc 是 同步的
和 这 bclk 信号 和 各自 数据 位 转变 signified 用 一个 bclk 高 至 低 转变.
dacdat 是 总是 一个 输入. bclk 和 daclrc 是 也 输出 或者 输入 取决于 whether 这
设备 是 在 主控 或者 从动装置 模式. 谈及 至 这 主控/从动装置 运作 部分
那里 是 四 数字的 音频的 接口 formats accommodated 用 这 wm8721. 这些 是 显示 在
这 计算数量 在下. 谈及 至 这 电的 典型的 部分 为 定时 信息.
left justified 模式 是 在哪里 这 msb 是 有 在 这 第一 rising 边缘 的 bclk 下列的 一个
daclrc 转变.
left 频道 正确的 频道
DACLRC
BCLK
DACDAT
1/fs
n321
n-2 n-1
LSBMSB
n321
n-2 n-1
LSBMSB
图示 12 left justified 模式
i2s 模式 是 在哪里 这 msb 是 有 在 这 2nd rising 边缘 的 bclk 下列的 一个 lrclk
转变.
left 频道 正确的 频道
DACLRC
BCLK
DACDAT
1/fs
n321
n-2 n-1
LSB
MSB
n321
n-2 n-1
LSB
MSB
1 bclk
1 bclk
图示 13 i2s 模式
: 点此下载
