WM8721
产品 预告(展)
wolfson 微电子学 有限公司
pp rev 1.3 十一月 2000
28
寄存器
地址
位 LABEL DEFAULT 描述
3 DACPD 1 dac 电源 向下
1 = 使能 电源 向下
0 = 使不能运转 电源 向下
4 OUTPD 1 输出 电源 向下
1 = 使能 电源 向下
0 = 使不能运转 电源 向下
0000110
电源 向下
控制
7 POWEROFF 1 poweroff 模式
1 = 使能 poweroff
0 = 使不能运转 poweroff
1:0 format[1:0] 10 音频的 数据 format 选择
11 = dsp 模式, 框架 同步 + 2 数据
packed words
10 = i2s format, msb-第一 left-1
justified
01 = msb-第一, left justified
00 = msb-第一, 正确的 justified
3:2 iwl[1:0] 10 输入 音频的 数据 位 长度 选择
11 = 32 位
10 = 24 位
01 = 20 位
00 = 16 位
4 LRP 0 daclrc 阶段 控制 (在 left, 正确的
或者 i
2
s 模式)
1 = 正确的 频道 dac 数据 当
daclrc 高
0 = 正确的 频道 dac 数据 当
daclrc 低
(opposite phasing 在 i
2
s 模式)
或者
dsp 模式 一个/b 选择 ( 在 dsp 模式
仅有的)
1 = msb 是 有 在 2
nd
BCLK
rising 边缘 之后 daclrc rising
边缘
0 = msb 是 有 在 1st bclk
rising 边缘 之后 daclrc rising
边缘
5 LRSWAP 0 dac left 正确的 时钟 swap
1 = 正确的 频道 dac 数据 left
0 = 正确的 频道 dac 数据 正确的
6 MS 0 主控 从动装置 模式 控制
1 = 使能 主控 模式
0 = 使能 从动装置 模式
0000111
数字的 音频的
接口 format
7 BCLKINV 0 位 时钟 invert
1 = invert bclk
0 = don
’
t invert bclk
: 点此下载
