3-8
z80182/z8l182
Z
ILOG
I
NTELLIGENT
P
ERIPHERAL
初步的
Zilog
DS971820600
z85230 escc 信号
(持续)
/synca, /syncb.
同步 (输入/输出, 起作用的
低).
这些 管脚 能 act 作 也 输入, 输出, 或者 作
部分 的 这 结晶 振荡器 电路. 在 这 异步的
receive 模式 (结晶 振荡器 选项 不 选择),
这些 管脚 是 输入 类似的 至 /cts 和 /dcd. 在 这个
模式, transitions 在 这些 线条 影响 这 状态 的 这 同步
/hunt 状态 位 在 读 寄存器 0, 但是 有 非 其它
函数. /synca 是 也 多路复用 和 pc4 (并行的
端口 c, 位 4) 在 这 /synca/pc4 管脚.
在 外部 同步 模式 和 这 结晶 振荡器
不 选择, 这些 线条 也 act 作 输入. 在 这个 模式
/同步 必须 是 驱动 低 二 receive 时钟 循环 之后
这 last 位 在 这 同步 character 是 received. character
组装 begins 在 这 rising 边缘 的 这 receive 时钟
立即 preceding 这 触发 的 /同步.
在 这 内部的 同步 模式, (monosync 和
bisync) 和 这 结晶 振荡器 不 选择, 这些 管脚
act 作 输出 和 是 起作用的 仅有的 在 这 部分 的 这
receive 时钟 循环 在 这个 同步 characters 是
公认的. 这 同步 情况 是 不 latched, 所以 这些
输出 是 起作用的 各自 时间 一个 同步 character 是 公认的
(regardless 的 这 character boundaries). 在 sdlc 模式,
这些 管脚 act 作 输出 和 是 有效的 在 receipt 的 一个 标记.
在 z80182/z8l182 模式 1 这 /syncb 信号 是 多路复用
和 这 16550 mimic 接口 /hcs 输入 在 这 /syncb
//hcs 管脚.
/ctsa.
clear 至 send (输入, 起作用的 低).
如果 这个 管脚 是
编写程序 作 自动 使能, 一个 低 在 这个 输入 使能
这 频道 一个 传输者. 如果 不 编写程序 作 自动
使能, 它 将 是 使用 作 一个 一般-目的 输入. 这
输入 是 施密特-触发 缓冲 至 accommodate 慢
上升-时间 输入. 这 escc
™
发现 transitions 在 这个 输入
和 能 中断 这 z180
™
mpu 在 也 逻辑 水平的
transitions. /ctsa 是 多路复用 和 pc1 (并行的 端口 c,
位 1) 在 这 /ctsa/pc1 管脚.
/ctsb.
clear 至 send (输入, 起作用的 低).
这个 管脚 是
类似的 至 /ctsa’s 符合实际 但是 是 适用 至 这
频道 b 传输者. 在 z80182/z8l182 模式, 这 /ctsb
信号 是 多路复用 和 这 16550 mimic 接口 /hwr
输入 在 这 /ctsb //hwr 管脚.
/dcda.
数据 运输车 发现 (输入, 起作用的 低).
这个 管脚
功能 作 接受者 使能 如果 它 是 编写程序 作 一个
自动 使能 位; 否则, 它 将 是 使用 作 一个 一般-
目的 输入 管脚. 这 管脚 是 施密特-触发 缓冲 至
accommodate 慢 上升-时间 信号. 这 escc 发现
transitions 在 这个 管脚 和 能 中断 这 z180 mpu 在
也 逻辑 水平的 transitions. /dcda 是 也 多路复用
和 pc0 (并行的 端口 c, 位 0) 在 这 /dcda/pc0 pin.
/dcdb.
数据 运输车 发现 (输入, 起作用的 低).
这个 管脚’s
符合实际 是 类似的 至 /dcda 但是 适用 至 这
频道 b 接受者. 在 z80182/z8l182 模式 1, /dcdb 是
多路复用 和 这 16550 mimic 接口 /hrd 输入 在
这 /dcdb//hrd 管脚.
/rtsa.
要求 至 send (输出, 起作用的 低).
当 这
要求 至 send (rts) 位 在 写 寄存器 5 频道 一个 是
设置, 这 /rtsa 信号 变得 低. 当 这 rts 位 是 重置
在 这 异步的 模式 和 自动 使能 是 在, 这
信号 变得 高 之后 这 传输者 是 empty. 在
同步的 模式 或者 在 异步的 模式 和 自动
使能 止, 这 /rtsa 管脚 strictly 跟随 这 状态 的 这
rts 位. 这 管脚 能 是 使用 作 一般-目的 输出.
/rtsa 是 多路复用 和 pc2 (并行的 端口 c 位 2). 这个
/rtsa 或者 pc2 结合体 是 管脚 多路复用 和 /mwr
(起作用的 当 两个都 这 内部的 /mreq 和 /wr 是 起作用的)
在 这 /mwr/pc2//rtsa 管脚. 这 default 函数 的 这个
管脚 在 电源-向上 是 /mwr 这个 将 是 changed 用
程序编制 位 3 在 这 中断 边缘/管脚 mux 寄存器
(xxdfh).
/rtsb.
要求 至 send (输出, 起作用的 低).
这个 管脚 是
类似的 在 符合实际 作 /rtsa 但是 是 适用 在
频道 b. 这 /rtsb 信号 是 多路复用 和 这 z180
mpu /tend1 信号 和 这 16550 mimic 接口
/hrxrdy 信号 在 这 /tend1//rtsb//hrxrdy 管脚.
/dtr//reqa.
数据 终端 准备好 (输出, 起作用的 低).
这个 管脚 功能 作 它 是 编写程序 在 这 dtr 位. 它
能 也 是 使用 作 一般-目的 输出 (transmit) 或者
作 要求 线条 为 这 dma 控制. 这 escc 准许
全部 duplex dma transfers. /dtr//reqa 是 也 多路复用
和 pc3 (并行的 端口 c, 位 3) 在 这 /dtr//reqa
/pc3 管脚.
/dtr//reqb.
数据 终端 准备好 (输出, 起作用的 低).
这个 管脚 功能 作 它 是 编写程序 在 这 dtr 位. 它
能 也 是 使用 作 一般-目的 输出 (transmit) 或者
作 要求 线条 为 这 dma 控制. 这 escc 准许
全部 duplex dma transfers. 这 /dtr//reqb 信号 是
多路复用 和 这 z180 mpu txs 信号 和 这 16550
mimic 接口 hintr 信号 在 这 /txs//dtr//reqb
//hintr 管脚.
/w//reqa.
wait/要求 (输出, 打开 流 当
编写程序 为 这 wait 函数, 驱动 高 或者 低
当 编写程序 为 一个 要求 函数).
这个 双-
目的 输出 能 是 编写程序 作 要求 (receive)
线条 为 一个 dma 控制 或者 作 wait 线条 至 同步
这 z180 mpu 至 这 escc 数据 比率. 这 重置 状态 是
wait. 这 escc 准许 全部 duplex dma transfers.
/w//reqa 是 也 多路复用 和 pc5 (并行的 端口 c, 位
5) 在 这 /w//reqa/pc5 管脚.
: 点此下载
