AD1848K
rev. 0
–21–
数据 和 控制 transfers
这 ad1848k soundport 立体的 codec 支持 一个 dma re-
quest/grant architecture 为 transferring 数据 和 这 host com-
puter 总线. 一个 或者 二 dma 途径 能 是 supported.
编写程序 i/o (pio) 模式 是 也 supported 为 控制 reg-
ister accesses 和 为 产品 lacking dma 控制. pio
transfers 能 是 制造 在 一个 频道 当 这 其它 是 每-
forming dma. transfers 至 和 从 这 ad1848k soundport
codec 是 异步的 相关的 至 这 内部的 数据 转换
时钟. transfers 是 缓冲, 但是 这 ad1848k 支持 非 在-
ternal fifos. 这 host 是 有责任 为 供应 playback
数据 在之前 这 next 数字的-至-相似物 转换 和 removing
俘获 数据 在之前 这 next 相似物-至-数字的 转换.
数据 订货
这 号码 的 字节-宽 transfers 必需的 取决于 在 这
数据 format 选择. 这 ad1848k 是 设计 为 “little
endian” formats 在 这个 这 least 重大的 字节 (i.e., occupy-
ing 这 最低 记忆 地址) gets transferred 第一. 所以 16-位
数据 transfers 需要 第一 transferring 这 least 重大的 位
7:0 和 然后 transferring 这 大多数 重大的 位 15:8, 在哪里
位 15 是 这 大多数 重大的 位 在 这 文字.
在 增加, left 频道 数据 是 总是 transferred 在之前 正确的
频道 数据 和 这 ad1848k. 这 下列的 计算数量 应当
制造 这些 (所需的)东西 clear.
样本 6
MONO MONO MONO MONO
样本 5 样本 4 样本 3 样本 2 样本 1
时间
字节 1byte 2byte 3byte 4
图示 7. ad1848k 8-位 mono 数据 stream sequencing
样本 3
正确的 LEFT 正确的 LEFT
样本 3 样本 2 样本 2 样本 1 样本 1
时间
字节 1byte 2byte 3byte 4
图示 8. ad1848k 8-位 立体的 数据 stream sequencing
时间
MONO
MONO
样本 6 样本 5 样本 4 样本 3 样本 2 样本 1
字节 1 &放大; 2字节 3 &放大; 4
图示 9. ad1848k 16-位 mono 数据 stream sequencing
时间
正确的
LEFT
样本 3 样本 3 样本 2 样本 2 样本 1 样本 1
字节 1 &放大; 2字节 3 &放大; 4
图示 10. ad1848k 16-位 立体的 数据
stream sequencing
控制 和 编写程序 i/o (pio) transfers
这个 simpler 模式 的 transfers 是 使用 两个都 为 控制 寄存器
accesses 和 编写程序 i/o. 这 21 控制 和 pio 数据
寄存器 不能 是 accessed 通过 dma transfers. playback pio 是
使活动 当 两个都 playback 使能 (pen) 是 设置 和 playback
pio (ppio) 是 设置. 俘获 pio 是 使活动 当 两个都 俘获
使能 (cen) 是 设置 和 俘获 pio (cpio) 是 设置. 看 图-
ures 11 和 12 为 这 详细地 定时 的 这 控制 寄存器/
pio transfers. 这
RD
和
WR
信号 是 使用 至 定义 这
真实的 读 和 写 循环, 各自. 这 host holds
CS
lo 在 这些 transfers. 这 dma 俘获 数据 acknowl-
边缘 (
CDAK
) 和 playback 数据 acknowledge (
PDAK
) 必须
是 使保持 inactive, i.e., hi.
cdrq /
PDRQ
输出
cs 输入
CDAK
输入
data7:0
输出
rd 输入
dben &放大;
DBDIR
输出
adr1:0
输入
t
DBDL
t
RDDV
t
ADSU
t
CSHD
t
CSSU
t
DHD1
t
ADHD
t
STW
t
SUDK2
t
SUDK1
图示 11. ad1848k 控制 寄存器/pio 读 循环
cdrq/
PDRQ
输出
cs 输入
PDAK
输入
data7:0
输入
wr 输入
DBEN
输出
adr1:0
输入
t
DBDL
t
ADSU
t
CSHD
t
DHD2
t
ADHD
t
SUDK2
DBDIR
输出
t
SUDK1
t
CSSU
t
STW
t
WDSU
HI
图示 12. ad1848k 控制 寄存器/pio 写 循环
: 点此下载
