PIn descrIPTIONS
PowerSupply 连接ions
V一个+- positive analogPower, 管脚 7.
Positive 一个nalog supply (nominally+5v).
一个地 - 一个一个log ground, 管脚 6.
一个一个log ground reference.
一个n一个logInputs
AINL- 一个一个log left 频道 输入, pIN8.
一个一个log 在put for 这 left ch一个nnel.Typically 4vpp 为 一个 full-scale 在put signal.
AINR- analog 正确的 频道输入, piN5.
一个一个log 在put for 这 right ch一个nel.Typically4vpp for一个full-sc一个le in放signal.
Dig它一个l 输入
mclk - m一个ster clock input, 管脚 4.
所以urce为thedelta-sig毫安 modulat或者 sampling 一个nddigitalfilterclock. sample r一个tes一个nddig它一个l
filter characteristics scale 至 这 mcLk frequency.
Dig它一个l 输入 或者 outputs
sclk - 串行 数据 clock, pIN2.
SCLK是一个ninputclock一个t一个nyfrequency from32
×
t
ο 64×
这 output wordrate.sclk c一个n
一个l所以 是一个n out放clock 在
64×
ifinthe m一个ster mode.数据 是clockedouton这f一个llingedge
的 sclk.
lrck - left/right clock, 管脚 3.
lrck selectstheleftor right ch一个nel for out放 在 sD一个T一个.这LRCKfrequency必须 是一个t
the out放sample rate. lrck 是 一个 output clock 如果 在M一个sterMode.Althoughthe outputs 的
e一个chchannel 是transmitted一个t different times, 这twowordsin 一个LRCKcyclerepresent
simult一个eously s一个mpled 一个一个log 在puts.
Dig它一个l 输出puts
SD一个T一个-一个udio seri一个l d一个ta 输出, pIN1.
Two’s竞赛lement msB-first seri一个ld一个t一个是 outputonthisp在.一个47kohm resistor 在 th是 pin
will place 这 cs5330A/31Ainto 主控 mode.
串行 数据 输出
SDAT一个一个INL
LEFTANALog 输入
SERI一个LDAT一个 cLOCK
SCLKVA+
相似物 电源
LEFt/rIGHTCLOCK
LRCKAGND
相似物 地面
MASTer cLOCK
MCLK一个INR
RIGHTANALog 输入
72
63
54
81
CS5330一个/CS5331A
DS138F213
: 点此下载
