cs5525 cs5526
24 DS202F3
管脚 描述
时钟 发生器
xin; xout - 结晶 在; 结晶 输出, 管脚 9, 10.
一个 门 inside 这 碎片 是 连接 至 这些 管脚和 能 是 使用 和 一个 结晶 至 提供 这
主控 时钟 为 这 设备. alternatively, 一个 外部 (cmos 兼容) 时钟 能 是
有提供的 在 这 xin 管脚 至 提供 这 主控 时钟 为 这 设备.
控制 管脚 和 串行 数据 i/o
CS- 碎片 选择, 管脚 18.
当 起作用的 低, 这 端口 将 认识 sclk. 当 高 这 sdo 管脚 将 输出 一个 高
阻抗 状态. cs应当 是 changed 当 sclk = 0.
sdi - 串行 数据 输入, 管脚 17.
sdi 是 这 输入 管脚 的 这 串行 输入 端口. data 将 是 输入 在 一个 rate 决定 用 sclk.
sdo - 串行 数据 输出, 管脚 14.
sdo 是 这 串行 数据 输出. 它 将 输出 一个 高 阻抗 状态 如果 cs= 1.
sclk - 串行 时钟 输入, 管脚 11.
一个 时钟 信号 在 这个 管脚 确定 这 输入/输出 比率 的 这 数据 为 这 sdi/sdo 管脚
各自. 这个 输入 是 一个 施密特 触发 至 准许 为 慢 上升 时间 信号. 这 sclk 管脚
将 认识 clocks 仅有的 当 cs是 低.
a0, a1, a2, a3 - 逻辑 输出, 管脚 6, 7, 15, 16.
这 逻辑 states 的 a0-a3 mimic 这 states 的 the d20-d23 位 的 这配置 寄存器.
逻辑 输出 0 = agnd, 一个nd 逻辑 输出 1 = va+.
1
2
3
4
5
6
7
8
9
20
19
18
17
16
15
14
13
12
10 11
相似物 地面
AGND VREF+
电压 涉及 输入
积极的 相似物 电源
VA+ vref-
电压 涉及 输入
差别的 相似物 输入
AIN+ CS
碎片 选择
差别的 相似物 输入
ain- SDI
串行 数据 输入
负的 偏差 电压
NBV A3
逻辑 输出
逻辑 输出
A0 A2
逻辑 输出
逻辑 输出
A1 SDO
串行 数据 输出
承担 打气 驱动
CPD VD+
积极的 数字的 电源
结晶 在
XIN DGND
数字的 地面
结晶 输出
XOUT SCLK
串行 时钟 输入
: 点此下载
