6.42
2
idt71v35761, idt71v35781, 128k x 36, 256k x 18, 3.3v 同步的 srams 和
3.3v i/o, pipelined 输出, burst 计数器, 单独的 循环 deselect 商业的 和 工业的 温度 范围
便条:
1. 所有 同步的 输入 必须 满足 指定 建制 和 支撑 时间 和 遵守 至 clk.
标识 管脚 函数 i/o 起作用的 描述
一个
0
-一个
17
地址 输入 I n/一个 同步的 地址 输入. 这 地址 寄存器 是 triggered 用 一个 结合体 的 这 rising 边缘 的 clk
和
ADSC
低 或者
ADSP
低 和
CE
低.
ADSC
地址 状态
(cacheController)
I 低 同步的 地址 状态 从 cache 控制.
ADSC
是 一个 起作用的 低 输入 那 是 使用 至 加载 这
地址 寄存器 和 新 地址.
ADSP
地址 状态
(processor)
I 低 同步的 地址 状态 从 处理器.
ADSP
是 一个 起作用的低 输入 那 是 使用d至load这增加ress
寄存器 和 新 地址.
ADSP
是 gated 用
CE
.
ADV
burst 地址
Advance
I 低 同步的 地址 进步.
ADV
是 一个 起作用的低 输入 那 是 美国 ed至 advance 这 internal burst
计数器, controlling burst 进入 之后 这最初的 地址 是 承载. 当 这 输入 是 高 这 burst 计数器 是
不incremented;那 是, 那里是非地址进步.
BWE
字节 写 使能 I 低 同步的 字节 写 使能 门 这 字节 写 输入
BW
1
-
BW
4
. 如果
BWE
是 低 在 这 rising 边缘 的 clk
这n
BW
x 输入 是 passed 至 这 next 平台 在 这 电路. 如果
BWE
是 高 然后 这 字节 写 输入 是
blocked 和 仅有的
GW
能 initiate 一个 写 循环.
BW
1
-
BW
4
单独的 字节
写Enables
I 低 同步的 字节 写 使能.
BW
1
控制 i/o
0-7
, i/o
P1
,
BW
2
控制 i/o
8-15
, i/o
P2
, 等 任何 起作用的 字节
写 导致 所有 输出 至 是 无能.
CE
碎片 使能 I 低 同步的 碎片 使能.
CE
是 美国ed和 cs
0
和
CS
1
至 enable这idt71v35761/781.
CE
也 gates
ADSP
.
CLK 时钟 I n/一个 这个 是 这 时钟 输入. 所有 定时 references 为 这 设备 是 制造 和 遵守 至 这个 输入.
CS
0
碎片 选择 0 I 高 Synchrono美国 起作用的 高 碎片 选择. cs
0
是使用和
CE
和
CS
1
至 使能 这 碎片.
CS
1
碎片 选择 1 I 低 同步的 起作用的低 碎片 选择.
CS
1
是 使用 和
CE
和 cs
0
至enable这chip.
GW
global 写
使能
I 低 同步的 global 写 使能. 这个 输入 将 写所有 四 9-位 数据 字节 当 低 在 这 rising 边缘 的
clk.
GW
取代 单独的 字节 写 使能.
i/o
0
-i/o
31
i/o
P1
-i/o
P4
数据 输入/输出 i/o n/一个 同步的 数据 输入/输出 (i/o) 管脚. 两个都 这 数据 输入 path 和 数据 输出 path 是 注册 一个nd
triggered 用 这 rising 边缘 的 clk.
LBO
直线的 burst 顺序 I 低 异步的 burst 顺序 选择 输入. 当
LBO
是 高, 这 interleaved burst sequence 是 选择.
当
LBO
是 低 这 线条ar burst sequence 是 选择.
LBO
是 一个 静态的 input 和必须 非t change 状态
当 这 设备 是 运行.
OE
Output enable I 低 Asynchrono美国 output enable. 当
OE
是 低 这 数据 输出 驱动器 是 使能 在 这 i/o 管脚 如果 这 碎片
是 也 选择. 当
OE
是 高 这 i/o 管脚 是 在 一个 高-阻抗 状态.
TMS 测试 modeselect I n/一个 Gives 输入 command 为 tap 控制. 抽样 在 rising 边缘 的 tdk. 这个 管脚 有 一个 内部的 pullup.
TDI Test 数据 input I n/一个
串行 输入 的 寄存器 放置 是tween tdi 和 tdo. 抽样 在 rising 边缘 的 tck. 这个 管脚 有 一个
内部的 pullup.
TCK 测试 时钟 I n/一个
时钟 输入 的 tap 控制. 各自 tap 事件 是 clocked. 测试 输入 是 captured 在 rising 边缘 的 tck,
当 测试 输出 是 驱动 从 这 下落边缘 的 tck. 这个 管脚 有 一个 内部的 pullup.
TDO Test dataoutput O n/一个
串行 输出 的 寄存器 放置 在 tdi 和 tdo. 这个 输出 是 起作用的 取决于 在 这 状态 的 这
tap 控制.
TRST
jtag 重置
(optional)
ILOW
optional 异步的jtag 重置. 能 是使用 至重置这 tap 控制, 但是不必需的.JTAG重置
occurs 自动matically 在 power 向上和也 resets 使用tms 和tck per ieee 1149.1. 如果 不 使用d
TRST
能
是 left floating. 这个 管脚 有 一个 内部的 pullup. 仅有的 有 在 bga 包装.
ZZ 睡眠 模式 I 高
异步的 睡眠 模式 输入. zz 高 will 门 这 clk 内部 和 电源 向下 这 idt71v35761/35781
至 它的 最低 电源 消耗量 水平的. 数据 保持 是 有保证的 在 sleep 模式.这个 管脚 有 一个 内部的
拉 向下.
V
DD
电源 供应 n/一个 n/一个 3.3v 核心 电源 供应.
V
DDQ
电源 供应 n/一个 n/一个 3.3v i/o 供应.
V
SS
地面 n/一个 n/一个 地面.
NC 非 连接 n/一个 n/一个 nc 管脚 是 不 用电气 连接 至 这 设备.
5301tbl 02
11
: 点此下载
