R
xc5200 序列 地方 可编程序的 门 arrays
7-104 十一月 5, 1998 (版本 5.2)
配置
配置 是 这 处理 的 加载 设计-明确的 pro-
gramming 数据 在 一个 或者 更多 fpgas 至 定义 这 func-
tional 运作 的 这 内部的 blocks 和 它们的
interconnections. 这个 是 somewhat 像 加载 这 com-
mand 寄存器 的 一个 可编程序的 附带的 碎片.
xc5200-序列 设备 使用 一些 hundred 位 的 config-
uration 数据 每 clb 和 它的 有关联的 interconnects.
各自 配置 位 定义 这 状态 的 一个 静态的 记忆
cell 那 控制 也 一个 函数 看-向上 表格 位, 一个 multi-
plexer 输入, 或者 一个 interconnect 通过 晶体管. 这 devel-
opment 系统 translates 这 设计 在 一个 netlist 文件. 它
automatically partitions, places 和 routes 这 逻辑 和
发生 这 配置 数据 在 prom format.
特定的 目的 管脚
三 配置 模式 管脚 (m2, m1, m0) 是 抽样
较早的 至 配置 至 决定 这 配置 模式.
之后 配置, 这些 管脚 能 是 使用 作 auxiliary i/o
连接. 这 开发 系统 做 不 使用 这些
resources 除非 它们 是 explicitly 指定 在 这 设计
entry. 这个 是 完毕 用 放置 一个 特定的 垫子 标识 called
md2, md1, 或者 md0 instead 的 这 输入 或者 输出 垫子 sym-
bol.
在 xc5200-序列 设备, 这 模式 管脚 有 弱
拉-向上 电阻器 在 配置. 和 所有 三 模式
管脚 高, 从动装置 串行 模式 是 选择, 这个 是 这 大多数
popular 配置 模式. 因此, 为 这 大多数 com-
mon 配置 模式, 这 模式 管脚 能 是 left uncon-
nected. (便条, 不管怎样, 那 这 内部的 拉-向上 电阻
值 能 是 作 高 作 100 k
Ω
.) 之后 配置, 这些
管脚 能 individually 有 弱 拉-向上 或者 拉-向下 resis-
tors, 作 指定 在 这 设计. 一个 拉-向下 电阻 值
的 3.3k
Ω
是 推荐.
这些 管脚 是 located 在 这 更小的 left 碎片 corner 和 是
near 这 readback nets. 这个 location 准许 便利的
routing 如果 兼容性 和 这 xc2000 和 xc3000 家族
conventions 的 m0/rt, m1/rd 是 desired.
配置 模式
xc5200 设备 有 七 配置 模式. 这些
模式 是 选择 用 一个 3-位 输入 代号 应用 至 这 m2,
m1, 和 m0 输入. 那里 是 三 自-加载 主控
模式, 二 附带的 模式, 和 一个 串行 从动装置 模式,
便条 :*peripheral 同步的 能 是 考虑 字节-宽
从动装置 并行的
这个 是 使用 primarily 为 daisy-chained 设备. 这 sev-
enth 模式, called 表示 模式, 是 一个 额外的 从动装置
模式 那 准许 高-速 并行的 配置. 这
编码 为 模式 选择 是 显示 在Ta ble 1 0 .
便条 那 这 smallest 包装, vq64, 仅有的 支持 这
主控 串行, 从动装置 串行, 和 表示 模式.一个 详细地
描述 的 各自 配置 模式, 和 定时 infor-
mation, 是 包含 后来的 在 这个 数据 薄板. 在 configu-
限定, 一些 的 这 i/o 管脚 是 使用 temporarily 为 这
配置 处理. 所有 管脚 使用 在 配置
是 显示 在表格 13 在 页 124.
主控 模式
这 三 主控 模式 使用 一个 内部的 振荡器 至 gener-
ate 一个 配置 时钟 (cclk) 为 驱动 潜在的 从动装置
设备. 它们 也 发生 地址 和 定时 为 exter-
nal prom(s) containing 这 配置 数据.
主控 并行的 (向上 或者 向下) 模式 发生 这 cclk
信号 和 prom 地址 和 receive 字节 并行的
数据. 这 数据 是 内部 serialized 在 这 fpga
数据-框架 format. 这 向上 和 向下 选择 发生
开始 地址 在 也 零 或者 3ffff, 为 兼容性
和 不同的 微处理器 寻址 conventions. 这
unrestricted 用户-可编程序的 i/o 管脚
i/o
弱
拉-向上
i/o
这些 管脚 能 是 配置 至 是 输入 和/或者 输出 之后 配置 是 完成.
在之前 配置 是 完成, 这些 管脚 有 一个 内部的 高-值 拉-向上 resis-
tor (20 k
Ω
- 100 k
Ω
) 那 定义 这 逻辑 水平的 作 高.
表格 9: 管脚 描述 (持续)
管脚 名字
i/o
在
config.
i/o
之后
config. 管脚 描述
表格 10: 配置 模式
模式 M2 M1 M0 CCLK 数据
主控 串行 0 0 0 输出 位-串行
从动装置 串行 1 1 1 输入 位-串行
主控
并行的 向上
1 0 0 输出 字节-宽,
increment
从 00000
主控
并行的 向下
1 1 0 输出 字节-宽,
decrement
从 3ffff
附带的
Synchronous*
0 1 1 输入 字节-宽
附带的
异步的
1 0 1 输出 字节-宽
表示 0 1 0 输入 字节-宽
保留 001
——
: 点此下载
