首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:797743
 
资料名称:A54SX32-FG208PP
 
文件大小: 415K
   
说明
 
介绍:
54SX Family FPGAs
 
 


: 点此下载
  浏览型号A54SX32-FG208PP的Datasheet PDF文件第8页
8
浏览型号A54SX32-FG208PP的Datasheet PDF文件第9页
9
浏览型号A54SX32-FG208PP的Datasheet PDF文件第10页
10
浏览型号A54SX32-FG208PP的Datasheet PDF文件第11页
11

12
浏览型号A54SX32-FG208PP的Datasheet PDF文件第13页
13
浏览型号A54SX32-FG208PP的Datasheet PDF文件第14页
14
浏览型号A54SX32-FG208PP的Datasheet PDF文件第15页
15
浏览型号A54SX32-FG208PP的Datasheet PDF文件第16页
16
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
54sx 家族 fpgas
12 v3.1
a54sx16p 交流 规格 为 (pci 运作)
标识 参数 情况 最小值 最大值 单位
I
oh(交流)
切换 电流 高
0 < v
输出
1.4
1
–44 毫安
1.4
V
输出
< 2.4
1, 2
–44 + (v
输出
– 1.4)/0.024 毫安
3.1 < v
输出
< v
CC
1, 3
等式 一个: 在
13
(测试 要点) V
输出
= 3.1
3
–142 毫安
I
ol(交流)
切换 电流 高
V
输出
2.2
1
95 毫安
2.2 > v
输出
> 0.55
1
V
输出
/0.023
0.71 > v
输出
> 0
1, 3
等式 b: 在
13
毫安
(测试 要点) V
输出
= 0.71
3
206 毫安
I
CL
低 clamp 电流 –5 < v
–1 –25 + (v
+ 1)/0.015 毫安
回转
R
输出 上升 回转 比率 0.4v 至 2.4v 加载
4
15v/ns
回转
F
输出 下降 回转 比率 2.4v 至 0.4v 加载
4
15v/ns
注释:
1. 谈及 至 这 v/i 曲线 在图示 8. 切换 电流 特性 为 req# 和 gnt# are permitted 至 是 一个 half 的 那 指定 here;
i.e., half 大小 输出 驱动器 将 是 使用在 这些 信号. 这个 规格 做不 应用 至 clk 和 rst# 这个 是 系统输出.
“switching 电流 high” 规格 是 非t 相关的 至 serr#, inta#, intb#, intc#, 和 intd# 这个 是 打开 流 输出.
2. 便条 那 这个 段 的 这 最小 电流 曲线 是 描绘 from 这 交流 驱动 要点 直接地至 这 直流 驱动 要点 相当 th一个 对着
这 电压 栏杆 (作 是 完毕 在这 拉-向下 曲线). 这个 区别 是 intended 至 准许 为 一个 optional n-频道 拉-向上.
3. 最大 电流 (所需的)东西 必须 是 符合作 驱动器 拉 在之外 这 last 步伐 电压. equations defining 这些 maximums (一个 一个nd b)
是 提供 和 这 各自的 图解 在图示 8. 这 等式 定义 maxima 应当 是符合 用 设计. 在 顺序 至 facilitate
组件 测试, 一个 最大 电流 测试 要点 是定义 为 各自 一侧 的 这 输出 驱动器.
4. 这个 参数 是 至 是 interpreted 作这 cumulative 边缘 比率 across 这 指定 范围, 相当 比 这 instantaneous rate 在 任何 要点
在里面 这 转变 范围. 这 指定加载 (图解 在下) 是 optional; i.e., the 设计者 将 elect 至 满足 这个 parameter 和 一个
unloaded 输出 每 修订 2.0的 这 pci local 总线 规格. 不管怎样, adherence 至 两个都 最大和 最小 参数
now 必需的 (这 最大 是 非 变长 simply 一个 指导原则). 自从 adherence 至 这 毫安ximum 回转 比率 是 不 必需的 较早的 至
修订 2.1 的 这 规格,那里 将 是 组件 在 这 market 为 一些时间 那 有 faster 边缘 比率; 因此,motherboard
designers 必须 bear 在 mind 那 上升 和下降 时间 faster 比 这个规格 可以 出现, 和 应当 确保 那 信号integrity
modeling accounts 为 这个. 上升 回转 rate 做 不 应用 至 打开 流 输出.
输出
缓存区
1/2 在. 最大值
V
CC
1k
10 pf
1k
管脚
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com