初步的 技术的 数据 ad9736/ad9735/ad9734
rev. prj | 页 19 的 42
一般 描述
这 ad9736/35/34 是 14/12/10-位 dacs 这个 run 在 一个 更新
比率 向上 至 1.2gsps. 输入 数据 能 是 accepted 向上 至 这 全部
1.2gsps 比率 或者 一个 2x interpolation 过滤 将 是 使能 (2x 模式)
准许 全部-速 运作 和 一个 600msps 输入 数据 比率.
数据 和 dataclk_在 输入 是 并行的 lvds meeting 这
ieee 减少 摆动 lvds 规格 和 这 例外 的
输入 hysteresis. 这 dataclk_在 输入 runs 在 一个 half 这
输入 数据 比率 在 一个 翻倍 数据 比率 (ddr) format. 各自 边缘 的
dataclk_在 是 使用 至 转移 数据 在 这 ad9736 作 显示
在 图示 25.
这 dacclk (管脚 e1, f1) 直接地 驱动 这 dac 核心 至
降低 时钟 jitter. 它 是 也 分隔 用 二 (1x 和 2x 模式)
然后 输出 作 这 dataclk_输出. 这 dataclk_输出 信号
是 使用 至 时钟 这 数据 源. 这 dac expects ddr lvds 数据
(db<13:0>) 排整齐 和 这 ddr 输入 时钟 (dataclk_在)
从 一个 电路 类似的 至 这 一个 显示 在 图示 35. 时钟
relationships 是 显示 在 表格 6.
模式 dacclk
DATACLK
输出
DATACLK
在
数据
1x 1.2ghz 600mhz 600mhz 1.2gsps
2x 1.2ghz 600mhz 300mhz 600msps
表格 6. ad9736 时钟 relationships
维持 准确无误的 排成直线 的 数据 和 时钟 是 一个 一般
challenge 和 高-速 dacs, complicated 用 改变 在
温度 和 其它 运行 情况. 这 ad9736
使简化 这个 高-速 数据 俘获 问题 和 二 adaptive
关闭-循环 定时 控制者.
一个 定时 控制 manages 这 lvds 数据 和 数据 时钟
排成直线 (lvds 控制) 和 这 其它 manages 这 lvds 数据
和 dacclk 排成直线 (同步 控制). 这 lvds 控制
locates 这 数据 transitions 和 延迟 这 dataclk_在 所以 那 它的
转变 是 在 这 中心 的 这 有效的 数据 window. 这 同步
控制 manages 这 先进先出 那 moves 数据 从 这 lvds
dataclk_在 domain 至 这 dacclk domain. 两个都 控制者
能 是 运作 在 手工的 模式 下面 外部 处理器 控制,
surveillance 模式 在哪里 错误 情况 发生 外部
中断 或者 自动 模式 在哪里 errors 是 automatically
corrected.
这 lvds 和 同步 控制者 包含 移动的 平均 过滤
为 噪音 免除 和 能变的 门槛 至 控制 它们的 activity.
正常情况下 这 控制者 能 是 设置 至 run 在 自动 模式 和
它们 将 制造 任何 需要 adjustments 没有 dropping 或者
复制 样本 sent 至 这 dac. 两个都 控制者 需要
最初的 校准 较早的 至 进去 自动 更新 模式.
控制 的 这 ad9736 功能 是 通过 这 serially 编写程序
寄存器 列表 在 表格 5.
串行 附带的 接口
这 ad9736 串行 端口 是 一个 有伸缩性的, 同步的 串行
communications 端口 准许 容易 接口 至 许多 工业-
标准 微控制器 和 微处理器. 这 串行 i/o 是
兼容 和 大多数 同步的 转移 formats, 包含 两个都
这 motorola spi® 和 intel® ssr protocols. 这 接口 准许
读/写 进入 至 所有 寄存器 那 配置 这 ad9736. 单独的
或者 多样的 字节 transfers 是 supported, 作 好 作 msb 第一 或者 lsb
第一 转移 formats. 这 ad9736’s 串行 接口 端口 能 是
配置 作 一个 单独的 管脚 i/o (sdio) 或者 二 unidirectional 管脚 为
在/输出 (sdio/sdo).
图示 18. ad9736 spi 端口
这 ad9736 将 optionally 是 配置 通过 外部 管脚 相当
比 这 串行 接口. 当 这 管脚_模式 输入 (管脚 l1) 是
高 这 串行 接口 是 无能 和 它的 管脚 是 reassigned 为
直接 控制 的 这 dac. 明确的 符合实际 是 描述 在 这
管脚 模式 部分.
一般 运作 的 这 串行 接口
那里 是 二 阶段 至 一个 交流 循环 和 这 ad9736.
阶段 1 是 这 操作指南 循环, 这个 是 这 writing 的 一个
操作指南 字节 在 这 ad9736, coincident 和 这 第一 第八
sclk rising edges. 这 操作指南 字节 提供 这 ad9736 串行
端口 控制 和 信息 关于 这 数据 转移 循环,
这个 是 阶段 2 的 这 交流 循环. 这 阶段 1
操作指南 字节 定义 whether 这 upcoming 数据 转移 是 读
或者 写, 这 号码 的 字节 在 这 数据 转移, 和 这 开始
寄存器 地址 为 这 第一 字节 的 这 数据 转移. 这 第一 第八
sclk rising edges 的 各自 交流 循环 是 使用 至 写
这 操作指南 字节 在 这 ad9736.
这 remaining sclk edges 是 为 阶段 2 的 这 交流
循环. 阶段 2 是 这 真实的 数据 转移 在 这 ad9736 和
这 系统 控制. 阶段 2 的 这 交流 循环 是 一个
转移 的 1, 2, 3, 或者 4 数据 字节 作 决定 用 这 操作指南
字节. 使用 一个 multibyte 转移 是 这 preferred 方法. 单独的
字节 数据 transfers 是 有用的 至 减少 cpu overhead 当
寄存器 进入 需要 一个 字节 仅有的. 寄存器 改变 立即
在之上 writing 至 这 last 位 的 各自 转移 字节.
csb 能 是 raised 之后 各自 sequence 的 8 位 (除了 这 last 字节)
至 stall 这 总线. 这 串行 转移 将 重新开始 当 csb 是
lowered. stalling 在 非-字节 boundaries 将 重置 这 spi.
sdo (管脚 g14)
sdio (管脚 f14)
sclk (管脚 g13)
csb (管脚 f13)
AD9736
spi 端口
: 点此下载
