rev. 一个
ad7475/ad7495
–14–
这 转换 是 也 initiated 在 这个 要点 和 将 需要
16 sclk 循环 至 完全. once 13 sclk 下落 edges 有
消逝, 这 追踪 和 支撑 将 go 后面的 在 追踪 在 这 next
sclk rising 边缘 作 显示 在 图示 20 在 要点 b. 在 这
16thSCLK下落 边缘 这 sdata 线条 将 go 后面的 在 三-
状态. 如果 这 rising 边缘 的
CS
occurs 在之前 16 sclks 有
消逝, 这转换 将 是 terminated 和 这 sdata 线条
将 go 后面的 在 三-状态, 作 显示 在 图示 21, 否则
sdata re转变 至 三-状态 在 这 16th sclk 下落 边缘 作
显示 在 图示 20.
十六 串行 时钟 循环 是 必需的 至 执行 这 变换器sion
处理 和 至 进入 数据 从 这 ad7475/ad7495.
CS
going
低 提供 这 第一 leading 零 至 是 读 在 用 这 微观的-
控制 或者 dsp. 这 remaining 数据 是 然后 clocked 输出 用
subsequent sclk 下落 edges beginning 和 这 2nd leading
零, 因此 这 第一 下落 时钟 边缘 在 这 串行 时钟 有 这
第二 leading 零 提供. 这 最终 位 在 这 数据 转移
是 有效的 在 这 sixteenth 下落 边缘, having 正在 clocked 输出 在
这 previous (15th) 下落 边缘.
在 产品 和 一个 slower sclk, 它 将 是 可能 至 读 在
数据 在 各自 sclk rising 边缘, 虽然 这 第一 leading 零 将
安静的 有 至 是 读 在 这 第一 sclk 下落 边缘 之后 这
CS
下落 边缘. 因此, 这 第一 rising 边缘 的 sclk 之后 这
CS
下落 边缘 将 提供 这 第二 leading 零 和 这 15th
rising sclk 边缘 将 有 db0 提供. 这个 方法 将
不 工作 和 大多数 micros/dsps, 但是 可以 possibly 是 使用
和fpgas 和 asics.
微处理器 接合
这 串行 接口 在 这 ad7475/ad7495 准许 这 部分 至
是 直接地 连接 至 一个 范围 的 许多 不同的 microprocessors.
这个 部分 explains 如何 至 接口 这 ad7475/ad7495 和
一些 的 这 更多 一般 微控制器 和 dsp 串行
接口 protocols.
ad7475/ad7495 至 tms320c5x/c54x
这 串行 接口 在 这 tms320c5x/c54x 使用 一个 持续的
串行 时钟 和 框架 同步 信号 至 同步 这
数据 转移 行动 和 附带的 设备 像 这 ad7475/
ad7495. 这
CS
输入 准许 容易 接合 在 这
tms320c5x/c54x 和 这 ad7475/ad7495 没有 任何 glue
逻辑 必需的. 这 串行 端口 的 这 tms320c5x/c54x 是 设置
向上 至 运作 在 burst 模式 和 内部的 clkx (tx 串行时钟)
和 fsx (tx 框架 同步). 这 串行 端口 控制 寄存器(spc)
必须 有 这 下列的 建制: fo = 0, fsm = 1, mcm = 1 和
txm = 1. 这 format 位, fo, 将 是 设置 至 1 至 设置 这 文字
长度 至 8 位, 在 顺序 至 执行 这 电源-向下 模式
在 这 ad7475/ad7495.
这 连接 图解 是 显示 在 图示 22. 它 应当 是 noted
那 为 信号 处理 产品, 它 是 imperative 那
这 框架 同步 信号 从 这 tms320c5x/c54x
提供 等距 抽样. 这 v
驱动
管脚 的 这 ad7475/
ad7495 takes 这 一样 供应 电压 作 那 的 这 tms320c5x/
c54x. 这个 准许 这 模数转换器 至 运作 在 一个 高等级的 电压 比
这 串行 接口, i.e., tms320c5x/c54x, 如果 需要.
ad7475/ad7495
*
SCLK
CS
*
额外的 管脚 omitted 为 clarity
CLKX
DR
FBX
FSR
SDATA
V
驱动
V
DD
tms320c5x/c54x
*
CLKR
图示 22. 接合 至 这 tms320c5x/c54x
ad7475/ad7495 至 adsp-21xx
这 adsp-21xx 家族 的 dsps 是 连接 直接地 至 这
ad7475/ad7495 没有 任何 glue 逻辑 必需的. 这 v
驱动
管脚
的 这 ad7475/ad7495 takes 这 一样 供应 电压 作 那 的
这 adsp-21xx. 这个 准许 这 模数转换器 至 运作 在 一个 高等级的
电压 比 这 串行 接口, i.e., adsp-21xx, 如果 需要.
这 sport 控制 寄存器 应当 是 设置 向上 作 跟随:
tfsw = rfsw = 1, alternate framing
invrfs = invtfs = 1, 起作用的 低 框架 信号
dtype = 00, 正确的 justify 数据
slen = 1111, 16-位 数据 words
isclk = 1, 内部的 串行 时钟
tfsr = rfsr = 1, 框架 每 文字
irfs = 0,
itfs = 1.
至 执行 这 电源-向下 模式 slen 应当 是 设置 至
1001 至 公布 一个 8-位 sclk burst.
这 连接 图解 是 显示 在 图示 23. 这 adsp-
21xx 有 这 tfs 和 rfs 的 这 sport 系 一起, 和
tfs 设置 作 一个 输出 和 rfs 设置 作 一个 输入. 这 dspoper-
ates 在 alternate framing 模式 和 这 sport 控制寄存器 是
设置 向上 作 描述. 这 框架 synchronizations 信号 generated
在 这 tfs 是 系 至
CS
和 作 和 所有 信号 处理 appli-
cations 等距 抽样 是 需要. 不管怎样, 在 这个
例子, 这 计时器 中断 是 使用 至 控制 这 抽样 比率
的 这 模数转换器 和 下面 确实 情况, 等距 抽样
将 不 是 达到.
SCLK
1
5
13
15
SDATA
四 leading zeros
三-状态
t
4
2
34
16
t
9
t
3
t
安静
t
转变
t
2
三-状态
DB11 DB10
DB2
t
6
t
7
14
0
0 0
0
B
CS
图示 21. 串行 接口 定时 diagram—conversion 末端
: 点此下载
