产品 信息
(持续)
2.1 CLK
这
CLK
信号 控制 这 定时 的 这 抽样 处理.
驱动 这 时钟 输入 和 一个 稳固的, 低 jitter 时钟 信号 在
这 范围 的 10 MHz 至 80 MHz 和 上升 和 下降 时间 的 较少
比 2 ns. 这 查出 carrying 这 时钟 信号 应当 是 作
短的 作 可能 和 应当 不 交叉 任何 其它 信号 线条,
相似物 或者 数字的, 不 甚至 在 90˚.
这
CLK
信号 也 驱动 一个 内部的 状态 机器. 如果 这
CLK
是 interrupted, 或者 它的 频率 是 too 低, 这 承担 在
内部的 电容 能 dissipate 至 这 要点 在哪里 这 交流-
curacy 的 这 输出 数据 将 降级. 这个 是 what 限制 这
最低 样本 比率 至 1 msps.
这 职责 循环 的 这 时钟 信号 能 影响 这 效能
的 任何 一个/d 转换器. 因为 实现 一个 准确的 职责
循环 是 difficult, 这 ADC11L066 是 设计 至 维持
效能 在 一个 范围 的 职责 循环. 当 它 是 指定
和 效能 是 有保证的 和 一个 50% 时钟 职责 循环,
效能 是 典型地 maintained 在 一个 时钟 职责 循环
范围 的 40% 至 60%.
这 时钟 线条 应当 是 序列 terminated 在 这 时钟
源 在 这 典型的 阻抗 的 那 线条 如果 这 时钟
线条 是 变长 比
在哪里 t
r
是 这 时钟 上升 时间 和 t
prop
是 这 传播 比率
的 这 信号 along 这 查出. 为 一个 典型 板 的 fr-4
材料, t
PROP
是 关于 150 ps/在, 或者 60 ps/cm.
这
时钟
管脚 将 需要 至 是 一个.c. terminated 和 一个 序列
RC 此类 那 这 电阻 值 是 equal 至 这 典型的
阻抗 的 这 时钟 线条 和 这 电容 值 是
在哪里 "i" 是 这 线条 长度 在 英寸 和 Z
o
是 这 character-
istic 阻抗 的 这 时钟 线条. 这个 末端 应当 是
located 作 关闭 作 可能 至, 但是 在里面 一个 centimeter 的,
这 ADC11L066 时钟 管脚 作 显示 在
图示 4
. 它 应当
也 是 located 在之外 这 模数转换器 时钟 管脚 作 seen 从 这
时钟 源.
引领 小心 至 维持 一个 常量 时钟 线条 阻抗
全部地 这 长度 的 这 线条 和 至 合适的 terminate
这 源 终止 的 这 线条 和 它的 典型的 阻抗.
谈及 至 应用 便条 一个-905 为 信息 在 设置
典型的 阻抗.
2.2 OE
这 OE 管脚, 当 高, puts 这 输出 管脚 在 一个 高
阻抗 状态. 当 这个 管脚 是 低 这 输出 是 在 这
起作用的 状态. 这 ADC11L066 将 continue 至 转变
whether 这个 管脚 是 高 或者 低, 但是 这 输出 能 不 是 读
当 这 OE 管脚 是 高.
自从 模数转换器 噪音 增加 和 增加 输出 capaci-
tance 在 这 数字的 输出 管脚, 做 使用 这 触发-状态 输出-
puts 的 这 ADC11L066 至 驱动 一个 总线. 相当, 各自 输出
管脚 应当 是 located 关闭 至 和 驱动 一个 单独的 数字的 输入
管脚. 至 更远 减少 模数转换器 噪音, 一个 100
Ω
电阻 在 序列
和 各自 模数转换器 数字的 输出 管脚, located 关闭 至 它们的 re-
spective 管脚, 应当 是 增加 至 这 电路. 看 部分
3.0.
2.3 PD
这 PD 管脚, 当 高, holds 这 ADC11L066 在 一个 电源-
向下 模式 至 conserve 电源 当 这 转换器 是 不
正在 使用. 这 电源 消耗量 在 这个 状态 是 50 mW
和 一个 66 MHz 时钟 和 30 mW 如果 这 时钟 是 stopped. 这
输出 数据 管脚 是 未阐明的 在 这个 模式. 这 数据 在 这
pipeline 是 corrupted 当 在 这 电源 向下 模式.
这 电源 向下 模式 Exit 循环 时间 是 决定 用 这
值 的 这 电容 在 管脚 30, 31 和 32 和 是 关于
300 ns 和 这 推荐 0.1 µF 在 这些 管脚. 这些
电容 loose 它们的 承担 在 这 电源 向下 模式 和
必须 是 recharged 用 在-碎片 电路系统 在之前 conversions
能 是 精确. 小 电容 值 准许 faster re-
covery 从 这 电源 向下 模式, 但是 能 结果 在 一个
减少 在 snr, SINAD 和 ENOB 效能.
3.0 输出
这 ADC11L066 有 11 ttl/cmos 兼容 数据 输出
管脚. 这 补偿 二进制的 数据 是 呈现 在 这些 输出 当
这 OE 和 PD 管脚 是 低. 当 这 t
OD
时间 提供
信息 关于 输出 定时, 一个 简单的 方法 至 俘获 一个
有效的 输出 是 至 获得 这 数据 在 这
rising 边缘
的 这
转换 时钟 (管脚 10).
是 非常 细致的 当 驱动 一个 高 电容 总线. 这
更多 电容 这 输出 驱动器 必须 承担 为 各自
转换, 这 更多 instantaneous 数字的 电流 flows
通过 V
DR
和 DR 地. 这些 大 charging 电流
尖刺 能 导致 在-碎片 地面 噪音 和 couple 在 这
相似物 电路系统, degrading 动态 效能. 足够的
bypassing, 限制的 输出 电容 和 细致的 注意
至 这 地面 平面 将 减少 这个 问题. additionally,
总线 电容 在之外 这 指定 15 pf/管脚 将 导致
t
OD
至 增加, 制造 它 difficult 至 合适的 获得 这 模数转换器
输出 数据. 这 结果 可以 是 一个 apparent 减少 在
动态 效能.
至 降低 噪音 预定的 至 输出 切换, 降低 这 加载
电流 在 这 数字的 输出. 这个 能 是 完毕 用 连接-
ing 缓存区 在 这 模数转换器 输出 和 任何 其它 电路系统
(74acq541, 为 例子). 仅有的 一个 驱动 输入 应当 是
连接 至 各自 输出 管脚. additionally, inserting 序列
电阻器 的 100
Ω
在 这 数字的 输出, 关闭 至 这 模数转换器
管脚, 将 分开 这 输出 从 查出 和 其它 电路
capacitances 和 限制 这 输出 电流, 这个 可以 oth-
erwise 结果 在 效能 降级. 看
图示 4
.
当 这 ADC11L066 将 运作 和 V
DR
电压 向下
至 1.8v, t
OD
增加 和 减少 V
DR
. 是 细致的 的
外部 定时 当 使用 减少 V
DR
.
ADC11L066
www.国家的.com 22
: 点此下载
