adsp-21061/adsp-21061l
–19–
rev. b
adsp-21061 (5 v)
33 mhz 40 mhz 50 mhz
参数 最小值 最大值 最小值 最大值 最小值 最大值 单位
时钟 输入
定时 (所需的)东西:
t
CK
clkin 时期 30 100 25 100 20 100 ns
t
CKL
clkin 宽度 低 7 7 7 ns
t
CKH
clkin 宽度 高 5 5 5 ns
t
CKRF
clkin rise/下降 (0.4 v–2.0 v) 3 3 3 ns
adsp-21061l (3.3 v)
40 mhz 44 mhz
参数 最小值 最大值 最小值 最大值 单位
时钟 输入
定时 (所需的)东西:
t
CK
clkin 时期 25 100 22.5 100 ns
t
CKL
clkin 宽度 低 7 7 ns
t
CKH
clkin 宽度 高 5 5 ns
t
CKRF
clkin 上升/下降 (0.4 v–2.0 v) 3 3 ns
CLKIN
t
CKH
t
CK
t
CKL
图示 8. 时钟 输入
adsp-21061 (5 v) adsp-21061l (3.3 v)
参数 最小值 最大值 最小值 最大值 单位
重置
定时 (所需的)东西:
t
WRST
重置
pulsewidth 低
1
4t
CK
4t
CK
ns
t
SRST
重置
建制 在之前 clkin 高
2
14 + dt/2 t
CK
14 + dt/2 t
CK
ns
注释
1
应用 之后 这 电源-向上 sequence 是 完全. 在 电源-向上, 这 处理器’s 内部的 phase-locked 循环 需要 非 更多 比 2000 clkin 循环 当 重置 是
低, 假设 稳固的 v
DD
和 clkin (不 包含 开始-向上 时间 的 外部 时钟 振荡器).
2
仅有的 必需的 如果 多样的 adsp-2106xs 必须 来到 输出 的 重置 同步的 至 clkin 和 程序 counters (pc) equal (i.e., 为 一个 simd 系统). 不 必需的
为 多样的 adsp-2106xs communicating 在 这 shared 总线 (通过 这 外部 端口), 因为 这 总线 arbitration 逻辑 automatically synchronizes 它自己 之后 重置.
CLKIN
重置
t
WRST
t
SRST
图示 9. 重置
adsp-21061 (5 v) adsp-21061l (3.3 v)
参数 最小值 最大值 最小值 最大值 单位
中断
定时 (所需的)东西:
t
SIR
irq2-0
建制 在之前 clkin 高
1
18 + 3dt/4 18 + 3dt/4 ns
t
HIR
irq2-0
支撑 在之前 clkin 高
1
12 + 3dt/4 12 + 3dt/4 ns
t
IPW
irq2-0
Pulsewidth
2
2 + t
CK
2 + t
CK
ns
注释
1
仅有的 必需的 为
IRQx
recognition 在 这 下列的 循环.
2
应用 仅有的 如果 t
SIR
和 t
HIR
(所需的)东西 是 不 符合.