adsp-21061/adsp-21061l
–25–
rev. b
同步的 读/写—bus 从动装置
使用 这些 规格 为 adsp-21061 总线 主控 accesses 的
一个 从动装置’s iop寄存器 或者 内部的 记忆 (在 multiprocessor
记忆 空间). 这 总线 主控 必须 满足 这些 (总线 从动装置)
定时 (所需的)东西.
adsp-21061 (5 v) adsp-21061l (3.3 v)
参数 最小值 最大值 最小值 最大值 单位
定时 (所需的)东西:
t
SADRI
地址,
SW
建制 在之前 clkin 14 + dt/2 14 + dt/2 ns
t
HADRI
地址,
SW
支撑 在之前 clkin 5 + dt/2 5 + dt/2 ns
t
SRWLI
RD
/
WR
低 建制 在之前 clkin
1
8.5 + 5dt/16 8.5 + 5dt/16 ns
t
HRWLI
RD
/
WR
低 支撑 之后 clkin –4 – 5dt/16 8 + 7dt/16 –4 – 5dt/16 8 + 7dt/16 ns
t
HRWLI
RD
/
WR
低 支撑 之后 clkin
44 mhz/50 mhz
2
–3.5 – 5dt/16 8 + 7dt/16 –3.5 – 5dt/16 8 + 7dt/16 ns
t
RWHPI
RD
/
WR
脉冲波 高 3 3 ns
t
SDATWH
数据 建制 在之前
WR
高 3 3 ns
t
HDATWH
数据 支撑 之后
WR
高 1 1 ns
切换 特性:
t
SDDATO
数据 延迟 之后 clkin 19 + 5dt/16 19 + 5dt/16 ns
t
DATTR
数据 使不能运转 之后 clkin
3
0 – dt/8 7 – dt/8 0 – dt/8 7 – dt/8 ns
t
DACKAD
ack 延迟 之后 地址,
SW
4
88ns
t
ACKTR
ack 使不能运转 之后 clkin
4
–1 – dt/8 6 – dt/8 –1 – dt/8 6 – dt/8 ns
注释
1
t
SRWLI
(最小值) = 9.5 + 5dt/16 当 multiprocessor 记忆 空间 wait 状态 (mmsws 位 在 wait register) 是 disabled; 当 mmsws 是 enabled, t
SRWLI
(最小值)
= 4 + dt/8.
2
这个 规格 应用 至 这 adsp-21061lks-176 (3.3 v, 44 mhz) 和 这 adsp-21061ks-200 (5 v, 50 mhz), o perating 在 t
CK
<25 ns. 为 所有 其它 devices,
使用 这 preceding 定时 规格 的 这 一样 名字.
3
看
系统 支撑 时间 计算
下面 测试 情况 为 计算 的 支撑 时间 给 电容的 和 直流 负载.
4
t
DACKAD
是 真实 仅有的 如果 这 地址 和
SW
输入 有 建制 时间 (在之前 clkin) 更好 比 10 + dt/8 和 较少 比 19 + 3dt/4. 如果 这 地址 和
SW
输入有
建制 时间 更好 比 19 + 3dt/4, 然后 ack 是 有效的 15.5 + dt/4 (最大值) 之后 clkin. 一个 从动装置 那 sees 一个 地址 和 一个 m 地方 相一致 将 respond 和 ack
regardless 的 这 状态 的 mmsws 或者 strobes. 一个 从动装置 将 三-状态 ack 每 循环 和 t
ACKTR
.
CLKIN
地址
SW
ACK
RD
数据
(输出)
WR
写 进入
t
SADRI
t
HADRI
t
DACKAD
t
ACKTR
t
RWHPI
t
HRWLI
t
SRWLI
t
SDDATO
t
DATTR
t
SRWLI
t
HRWLI
t
RWHPI
t
HDATWH
t
SDATWH
数据
(在)
读 进入
: 点此下载
