AD669
rev. 一个
–10–
系 一起 这个 configures 这 输入 平台 作 一个 边缘 trig-
gered 16-位 寄存器. 这 rising 边缘 的 这 解码 信号
latches 这 数据 和 updates 这 输出 的 这 dac. 它 是 neces-
sary 至 insert wait states 之后 这 处理器 initiates 这 写
循环 至 遵守 和 这 定时 (所需的)东西 t
低
显示 在
图示 1b. 这 号码 的 wait states 那 是 必需的 将 相异
取决于 在 这 处理器 循环 时间. 这 等式 给 在
图示 9 能 是 使用 至 决定 这 号码 的 wait states
给 这 频率 的 这 处理器 结晶.
A0–A15
DSP56001
D0–D23
DGND
+5V
外部
时钟
地址
DECODE
74F32
LDAC
AD669
DGND
DB0–DB15
XTAL
CS
L1
DS
x/
Y
WR
IRQA
V
LL
CS1
t =
1
2 (xtal)
t – t + 9ns
2T
低
# 的
wait states =
V
LL
图示 9. dsp56001 至 ad669 接口
作 一个 例子, 这 20.48 mhz 结晶 使用 在 这个 应用
结果 在 t = 24.4 ns 这个 意思 那 这 必需的 号码 的
wait states 是 关于 2.76. 这个 必须 是 rounded 至 这 next
最高的 integer 至 使确信 那 这 最小 脉冲波 widths 遵守
和 那些 必需的 用 这 ad669. 作 这 速 的 这 proces-
sor 是 增加, 这 数据 支撑 时间 相关的 至
CS1
减少. 作
处理器 clocks 增加 在之外 20.48 mhz, 一个 配置
此类 作 这 一个 显示 为 这 adsp-2101 是 这 更好的 选择.
ad669 至 8086 接口
图示 10 显示 这 8086 16-位 微处理器 连接 至
多样的 ad669s. 这 翻倍-缓冲 能力 的 这 ad669
准许 这 微处理器 至 写 至 各自 ad669 individually
和 然后 更新 所有 这 输出 同时发生地. 处理器
speeds 的 6, 8, 和 10 mhz 需要 非 wait states 至 接口
和 这 ad669.
这 8086 软件 routine begins 用 writing 一个 数据 文字 至 这
CS1
地址. 这 解码器 必须 获得 这 地址 使用 这
ale 信号. 这 解码
CS1
脉冲波 变得 低 造成 这 第一
分级 获得 的 这 有关联的 ad669 至 变为 transparent.
同时发生地, 这 8086 places 数据 在 这 多路复用 总线
这个 是 然后 latched 在 这 第一 分级 的 这 ad669 和 这
rising 边缘 的 这
WR
脉冲波. 小心 应当 是 带去 至 阻止
过度的 延迟 通过 这 解码器 可能地 结果 在 一个
violation 的 这 ad669 数据 支撑 时间 (t
DH
).
这 一样 程序 是 重复的 直到 所有 三 ad669s 有 had
它们的 第一 分级 latches 承载 和 这 desired 数据. 一个 最终 写
command 至 这 ldac 地址 结果 在 一个 高-going 脉冲波
那 导致 这 第二 分级 latches 的 所有 这 ad669s 至 变为
transparent. 这 下落 边缘 的 ldac latches 这 数据 从 这
第一 分级 直到 这 next 更新. 这个 scheme 是 容易地 expanded
至 包含 作 许多 ad669s 作 必需的.
8086
DGND
+5V
ALE
WR
m/
I0
地址
DECODE
LDAC
CS1 CS2 CS3
DGND
L1
db0 – db15
LDAC
AD669
V
输出
ad0 – ad15
DGND
L1
db0 – db15
LDAC
AD669
V
输出
DGND
L1
db0 – db15
LDAC
AD669
CS
V
输出
V
LL
V
LL
V
LL
V
LL
CS
CS
图示 10. 8086-至-ad669 接口
8-位 微处理器 接口
这 ad669 能 容易地 是 运作 和 一个 8-位 总线 用 这 ad-
dition 的 一个 octal 获得. 这 16-位 第一 分级 寄存器 是 承载
从 这 8-位 总线 作 二 字节. 图示 11 显示 这 configura-
tion 当 使用 一个 74hc573 octal 获得.
这 第八 大多数 重大的 位 是 latched 在 这 74hc573 用
设置 这 “latch enable” 控制 线条 低. 这 第八 least sig-
nificant 位 是 然后 放置 面向 这 总线. now 所有 十六 位
能 是 同时发生地 承载 在 这 第一 分级 寄存器 的 这
ad669 用 设置
CS
和
L1
低.
8-位
µ
P
和
控制
D7
D0
D7
D0
Q7
Q0
74HC573
11
LDAC
MSB
DB8
DB7
LSB
AD669
CS1 L1
图示 11. 连接 为 8-位 总线 接口
: 点此下载
