首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:823260
 
资料名称:GS881Z36BD-150
 
文件大小: 614K
   
说明
 
介绍:
9Mb Pipelined and Flow Through Synchronous NBT SRAM
 
 


: 点此下载
  浏览型号GS881Z36BD-150的Datasheet PDF文件第7页
7
浏览型号GS881Z36BD-150的Datasheet PDF文件第8页
8
浏览型号GS881Z36BD-150的Datasheet PDF文件第9页
9
浏览型号GS881Z36BD-150的Datasheet PDF文件第10页
10

11
浏览型号GS881Z36BD-150的Datasheet PDF文件第12页
12
浏览型号GS881Z36BD-150的Datasheet PDF文件第13页
13
浏览型号GS881Z36BD-150的Datasheet PDF文件第14页
14
浏览型号GS881Z36BD-150的Datasheet PDF文件第15页
15
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
gs881z18b(t/d)/gs881z32b(t/d)/gs881z36b(t/d)
rev: 1.04 10/2004 11/39 © 2002, gsi 技术
规格 cited 是 主题 至 改变 没有 注意
函数的 详细信息
Clocking
deassertion 的 这 时钟 使能 (cke
) 输入 blocks 这 时钟 输入 from reaching 这 内存's 内部的电路. 它 将 是 使用 至
suspend 内存 行动. 失败 至 observe 时钟 使能 设置-向上 或者 支撑 requirements 将 结果 在 erratic 运作.
pipeline 模式 读 和 写 行动
所有 输入 (和 这 例外 的 输出 enable, 直线的 burst 顺序 和 睡眠) 是 synchronized 至 rising 时钟 edges. 单独的 cycle
读 和 写 operations 必须 是 initiated 和 这 进步/加载
管脚 (adv) 使保持 低, 在 顺序 至 加载 这 新 地址. 设备
触发 是 accomplished 用 asserting all 三 的 这 碎片 使能 输入 (e
1
, e
2
和 e
3
). deassertion 的 任何 一个 的 这 使能
输入 将 deactivate 这 设备.
读 运作 是 initiated 当 这 下列的 情况 是 satisfied 在 这 rising 边缘 的 时钟: cke
是 asserted 低, 所有 三
碎片 使能 (e
1
, e
2,
和 e
3
) 是 起作用的, 这 写 使能 输入 信号 w是 deasserted 高, 和 adv 是 asserted 低. 这 地址
提交 至 这 地址 输入 是 latched 在 至 地址 寄存器和 提交 至 这 记忆 核心 和 控制 逻辑. 这 control
逻辑 确定 那 一个 读 进入 是 在 progress 和 准许 the 要求 数据 至propagate 至 这 输入的 这 输出 register. 在
这 next rising 边缘 的 时钟 这 读 数据 是 允许 至 propagate 通过 这 输出 寄存器 和 面向 这 输出 管脚.
写 运作 occurs 当 这 内存 是 选择ed, cke 是 起作用的 和 这 写 输入 是 sampled 低 在 这 rising 边缘 的 时钟.
字节 写 使能 输入 (b
一个
, b
B
, b
C
&放大; b
D
) 决定 这个 字节 将 是 写. 所有 或者 毫无 将 是 使活动. 一个 写 循环
和 非 字节 写 输入 起作用的 是 一个 非-运算 循环. 这 pipelined nbt sram 提供 翻倍 late 写 符合实际, 相一致 the
写 command 相比 数据 pipeline 长度(2 循环) 至 这 读 command 相比 数据pipeline 长度 (2 循环). 在 这 第一 rising
边缘 的 时钟, 使能, 写, 字节 写(s), 和 地址 是 注册. 这 数据 在 一个ssociated 和 那 地址 是 必需的 一个t 这
第三 rising 边缘 的 时钟.
流动 通过 模式 读 和 写 行动
运作 的 这 内存 在 流动 通过 模式 是 非常 类似的 至行动 在 pipeline 模式. 触发 的 一个 读 循环 和 这 美国e
的 这 burst 地址 计数器 是 完全同样的. 在 流动 通过 模式这 设备 将 begin 驱动 输出 新 数据 立即 之后 新
地址 是 clocked 在 这 内存, 相当 比 支持 新 数据直到 这 下列的 (第二) 时钟 边缘. 因此, 在 流动
通过 模式 这 读 pipeline 是 一个 循环 shorter 比 在 pipeline 模式.
写 行动 是 initiated 在 这 一样 方法, 但是 differ 在 th在 这 写 pipeline 是 一个 cycle shorter 作 好, preserving这 能力
至 转变 这 总线 从 读 至 写 没有 inserting 任何 dead 循环. 当 这 pipelined nbt rams 执行 一个 翻倍 late
写 协议, 在 流动 通过 模式 一个 单独的 late 写 协议模式 是 observed. 因此, 在 流动 通过 模式, 地址
和 控制 是 注册 在 这 第一 rising边缘 的 时钟 和 数据 在 是 必需的在 这 数据 输入 管脚 在 这 第二 rising 边缘 的
时钟.
函数 W
B
一个
B
B
B
C
B
D
H X X X X
写 字节 “a” L L H H H
写 字节 “b” L H L H H
写 字节 “c” L H H L H
写 字节 “d” L H H H L
写 所有 字节 L L L L L
写 abort/nop L H H H H
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com