HD64570CP8I_集成电路资料查询网

rev. 0, 07/98, 页 6 的 453
BFL
地址 总线/数据 总线
dar:
柱状:
sar:
cpb:
cda:
eda:
bfl:
bcr:
fct:
dsr:
dir:
dmr:
dcr:
destination 地址 register
缓存区 地址 register
源 地址 register
chain pointer 根基 
电流 descriptor 地址 register
错误 descriptor 地址 register
receive 缓存区 长度
字节 计数 register
终止-的-框架 中断 counter
dma 状态 register
dma 中断 使能 register
dma 模式 register
dma command register

DAR

柱状
SAR
reservedcpb   (8)
CDA (16)
EDA (16)
(16)*
BCR (16)
(24)
(24)
比较器   (16)
incrementer/
decrementer   (24)
dma execution
控制
总线 控制 signals
中断 要求 signals

单独的-地址 转移 控制 signal
(至 msci)
要求 和 
priority 控制
dma 要求 
信号
FCT
DSR
DIR
DMR
DCR
* 途径 0 和 2 仅有的 号码 在 parentheses 是 
号码 的 位.
图示 1.3   dmac 块 图解 (一个 频道)

标　题:
内　容:
用户名:

手机号:	(*未登录用户需填写手机号,手机号不公开,可用于网站积分.)

本平台电子爱好着纯手工中文简译:	截至2020/5/17日,支持英文词汇500个

rev. 0, 07/98, 页 6 的 453 BFL 地址总线/数据总线 dar: 柱状: sar: cpb: cda: eda: bfl: bcr: fct: dsr: dir: dmr: dcr: destination 地址 register 缓存区地址 register 源地址 register chain pointer 根基  电流 descriptor 地址 register 错误 descriptor 地址 register receive 缓存区长度字节计数 register 终止-的-框架中断 counter dma 状态 register dma 中断使能 register dma 模式 register dma command register  DAR  柱状 SAR reservedcpb (8) CDA (16) EDA (16) (16)* BCR (16) (24) (24) 比较器 (16) incrementer/ decrementer (24) dma execution 控制总线控制 signals 中断要求 signals  单独的-地址转移控制 signal (至 msci) 要求和  priority 控制 dma 要求  信号 FCT DSR DIR DMR DCR * 途径 0 和 2 仅有的号码在 parentheses 是  号码的位. 图示 1.3 dmac 块图解 (一个频道)

	电话：13410210660 QQ : 84325569
	联系方式： E-mail:CaiZH01@163.com