rev. 0, 07/98, 页 14 的 453
1.6.5 dma 寄存器 提供 separately 为 途径 0 至 3 (内容)
地址
cpu 模式 0 &放大; 1 cpu 模式 2 &放大; 3
最初的 值 在
硬件 重置
读/
写
寄存器
名字 标识
chan-
nel 0
chan-
nel 1
chan-
nel 2
chan-
nel 3
chan-
nel 0
chan-
nel 1
chan-
nel 2
chan-
nel 3
MSB LSB
电流
descriptor
地址
寄存器 h
CDAH 89H A9H C9H E9H 88H A8H C8H E8H
××××××××
r/w
错误
descriptor
地址
寄存器 l
EDAL 8AH AAH CAH EAH 8BH ABH CBH EBH
××××××××
r/w
错误
descriptor
地址
寄存器 h
EDAH 8BH ABH CBH EBH 8AH AAH CAH EAH
××××××××
r/w
Receive
缓存区 长度
L
*
2
BFLL 8CH
CCH
8DH
CDH
××××××××
r/w
Receive
缓存区 长度
H
*
2
BFLH 8DH
CDH
8CH
CCH
××××××××
r/w
字节 计数
寄存器 l
BCRL 8EH AEH CEH EEH 8FH AFH CFH EFH
××××××××
r/w
字节 计数
寄存器 h
BCRH 8FH AFH CFH EFH 8EH AEH CEH EEH
××××××××
r/w
dma 状态
寄存器
*
1
DSR 90H B0H D0H F0H 91H B1H D1H F1H 00000 001r/w
dma 模式
寄存器
DMR 91H B1H D1H F1H 90H B0H D0H F0H 00000 000r/w
终止-的-框架
中断
计数器
FCT 93H B3H D3H F3H 92H B2H D2H F2H 00000 000R
dma 中断
使能
寄存器
DIR 94H B4H D4H F4H 95H B5H D5H F5H 00000 000r/w
DMA
command
寄存器
DCR 95H B5H D5H F5H 94H B4H D4H F4H
W
(
×
: 未阐明的)
注释: 1. 一些 位 在 这 dma 状态 寄存器 是 cleared 用 writing 1 至 它们的 位 positions, 和
一个 是 一个 写-仅有的 位. 看 部分 6.2.7, dma 状态 寄存器, 为 details.
2. 这些 寄存器 是 使用 在 接到, 所以 它们 是 不 提供 为 途径 1 和 3.
: 点此下载
