ics670-01
低 阶段 噪音 零 延迟 缓存区 和 乘法器
mds 670-01 b
4
修订100900 打印 11/15/00
整体的 电路 系统 • 525 race 街道 • san jose •ca•95126•(408) 295-9800tel•http://www.icst.com
-400
-300
-200
-100
0
100
200
300
0 25 50 75 100 125 150
clk2 频率 (mhz)
skew (ps)
图示 1. ics670-01 skew 从 iclk 至 clk2, 和 改变 在 加载 电容.
vdd = 3.3 v.
这 数据 在 图示 1 能 是 使用 至 调整 单独的 电路 特性 和 达到 这 最小
可能 skew 在 iclk 和 clk2. 和 一个 125 mhz 输出, 为 例子, having 一个 总的 加载
电容 的 15 pf 将 结果 在 nearly 零 skew 在 iclk 和 clk2. 便条 那 这 加载
电容 包含 板 查出 电容, 输入 电容 的 这 加载 正在 驱动 用 这 ics670-01,
和 任何 额外的 ca
pacitors 连接 至 clk2.
调整输入/输出 skew
C
L
= 20 pf
C
L
= 10 pf
图示 2. 阶段 噪音 的 ics670-01 在 125 mhz 输出, 25 mhz 时钟 输入.
vdd = 3.3 v.
-140
-120
-100
-80
-60
-40
-20
0
10.0e+0 100.0e+0 1.0e+3 10.0e+3 100.0e+3 1.0e+6 10.0e+6
补偿 从 运输车 (hz)
阶段 噪音 (dbc/hz)
: 点此下载
