6.42
idt7027s/l
高-速 32k x 16 双-端口 静态的 内存 军队, 工业的 和 商业的 温度 范围
17
busy 逻辑 提供 一个 硬件 indication 那 两个都 端口 的 这 内存
有 accessed 这 一样 location 在 这 一样 时间. 它 也 准许 一个 的 这
二 accesses 至 proceed 和 信号 这 其它 一侧 那 这 内存 是
“
Busy
”
.
这
BUSY
管脚 能 然后 是 使用 至 stall 这 进入 直到 这 运作 在
这 其它 一侧 是 完成. 如果 一个 写 运作 有 被 attempted 从
这 一侧 那 receives 一个
BUSY
indication, 这 写 信号 是 gated 内部
至 阻止 这 写 从 proceeding.
这 使用 的
BUSY
逻辑 是 不 必需的 或者 desirable 为 所有 产品.
在 一些 具体情况 它 将 是 有用的 至 logically 或者 这
BUSY
输出 一起
和 使用 任何
BUSY
indication 作 一个 中断 源 至 标记 这 事件 的
一个 illegal 或者 illogical 运作. 如果 这 写 inhibit 函数 的 busy 逻辑 是 不
desirable, 这
BUSY
逻辑 能 是 无能 用 放置 这 部分 在 从动装置 模式
和 这 m/
S
管脚. once 在 从动装置 模式 这
BUSY
管脚 运作 solely 作 一个
写 inhibit 输入 管脚. 正常的 运作 能 是 编写程序 用 tying 这
BUSY
管脚 高. 如果 desired, 非计划的 写 行动 能 是 前-
vented 至 一个 端口 用 tying 这 busy 管脚 为 那 端口 低.
这
BUSY
输出 在 这 idt7027 内存 在 主控 模式, 是 推-
拉 类型 输出 和 做 不 需要 拉 向上 电阻器 至 运作. 如果 这些
rams 是 正在 expanded 在 depth, 然后 这
BUSY
indication 为 这
结果 排列 需要 这 使用 的 一个 外部 和 门.
图示 3. busy 和 碎片 使能 routing 为 两个都 宽度 和 depth
expansion 和 idt7027 rams.
当 expanding 一个 idt7027 内存 排列 在 宽度 当 使用
BUSY
逻辑, 一个 主控 部分 是 使用 至 decide 这个 一侧 的 这 内存 排列
将 receive 一个
BUSY
indication, 和 至 输出 那 indication. 任何 号码
的 slaves 至 是 addressed 在 这 一样 地址 范围 作 这 主控, 使用
这
BUSY
信号 作 一个 写 inhibit 信号. 因此 在 这 idt7027 内存 这
BUSY
管脚 是 一个 输出 如果 这 部分 是 使用 作 一个 主控 (m/
S
管脚 = v
IH
), 和
这
BUSY
管脚 是 一个 输入 如果 这 部分 使用 作 一个 从动装置 (m/
S
管脚 = v
IL
) 作 显示
在 图示 3.
如果 二 或者 更多 主控 部分 是 使用 当 expanding 在 宽度, 一个 分割
decision 可以 结果 和 一个 主控 表明
BUSY
在 一个 一侧 的 这
排列 和 另一 主控 表明
BUSY
在 一个 其它 一侧 的 这 排列.
这个 将 inhibit 这 写 行动 从 一个 端口 为 部分 的 一个 文字 和
inhibit 这 写 行动 从 这 其它 端口 为 这 其它 部分 的 这 文字.
这
BUSY
arbitration, 在 一个 主控, 是 为基础 在 这 碎片 使能 和
地址 信号 仅有的. 它 ignores whether 一个 进入 是 一个 读 或者 写. 在
一个 主控/从动装置 排列, 两个都 地址 和 碎片 使能 必须 是 有效的 长
足够的 为 一个
BUSY
标记 至 是 输出 从 这 主控 在之前 这 真实的 写
脉冲波 能 是 initiated 和 也 这 r/
W
信号 或者 这 字节 使能. 失败
至 注意到 这个 定时 能 结果 在 一个 glitched 内部的 写 inhibit 信号 和
corrupted 数据 在 这 从动装置.
这 idt7027 是 一个 快 双-端口 32k x 16 cmos 静态的 内存 和 一个
额外的 8 地址 locations 专心致志的 至 二进制的 semaphore flags. 这些
flags 准许 也 处理器 在 这 left 或者 正确的 一侧 的 这 双-端口 sram
至 claim 一个 privilege 在 这 其它 处理器 为 功能 定义 用 这
系统 设计者
’
s 软件. 作 一个 例子, 这 semaphore 能 是 使用
用 一个 处理器 至 inhibit 这 其它 从 accessing 一个 portion 的 这 双-
端口 sram 或者 任何 其它 shared resource.
这 双-端口 sram 特性 一个 快 进入 时间, 和 两个都 端口 是
完全地 独立 的 各自 其它. 这个 意思 那 这 activity 在 这
left 端口 在 非 方法 slows 这 进入 时间 的 这 正确的 端口. 两个都 端口 是
完全同样的 在 函数 至 标准 cmos 静态的 内存 和 能 是 读 从,
或者 写 至, 在 这 一样 时间 和 这 仅有的 可能 conflict 产生 从 这
同时发生的 writing 的, 或者 一个 同时发生的 读/写 的, 一个 非-
semaphore location. semaphores 是 保护 相反 此类 ambiguous
situations 和 将 是 使用 用 这 系统 程序 至 避免 任何 conflicts
在 这 非-semaphore portion 的 这 双-端口 sram. 这些 设备
有 一个 自动 电源-向下 特性 控制 用
CE
这 双-端口
sram 使能, 和
SEM
, 这 semaphore 使能. 这
CE
和
SEM
管脚
控制 在-碎片 电源 向下 电路系统 那 准许 这 各自的 端口 至 go
在 备用物品 模式 当 不 选择. 这个 是 这 情况 这个 是 显示
在 真实 表格 ii 在哪里
CE
和
SEM
= v
IH
.
系统 这个 能 最好的 使用 这 idt7027 包含 多样的 processors
或者 控制者 和 是 典型地 非常 高-速 系统 这个 是
软件 控制 或者 软件 intensive. 这些 系统 能 益处
从 一个 效能 增加 offered 用 这 idt7027's 硬件
semaphores, 这个 提供 一个 lockout mechanism 没有 需要
complex 程序编制.
软件 handshaking 在 processors 提供 这 最大 在
系统 flexibility 用 permitting shared resources 至 是 allocated 在 varying
配置. 这 idt7027 做 不 使用 它的 semaphore flags 至 控制
任何 resources 通过 硬件, 因此 准许 这 系统 设计者 总的
flexibility 在 系统 architecture.
一个 有利因素 的 使用 semaphores 相当 比 这 更多 一般
方法 的 硬件 arbitration 是 那 wait states 是 从不 incurred 在
也 处理器. 这个 能 prove 至 是 一个 主要的 有利因素 在 非常 高-
速 系统.
这 semaphore 逻辑 是 一个 设置 的 第八 latches 这个 是 独立
的 这 双-端口 sram. 这些 latches 能 是 使用 至 通过 一个 标记, 或者 token,
从 一个 端口 至 这 其它 至 表明 那 一个 shared resource 是 在 使用. 这
semaphores 提供 一个 硬件 assist 为 一个 使用 分派 方法
called
“
token passing allocation.
”
在 这个 方法, 这 状态 的 一个 semaphore
获得 是 使用 作 一个 token 表明 那 shared resource 是 在 使用. 如果 这 left
处理器 wants 至 使用 这个 resource, 它 requests 这 token 用 设置 这
获得. 这个 处理器 然后 核实 它的 success 在 设置 这 获得 用 读
它. 如果 它 是 successful, 它 proceeds 至 假设 控制 在 这 shared
resource. 如果 它 是 不 successful 在 设置 这 获得, 它 确定 那 这
正确的 一侧 处理器 有 设置 这 获得 第一, 有 这 token 和 是 使用 这
shared resource. 这 left 处理器 能 然后 也 repeatedly 要求
那 semaphore
’
s 状态 或者 除去 它的 要求 为 那 semaphore 至
3199 drw 17
主控
双 端口 内存
BUSY
R
CE
0
主控
双 端口 内存
BUSY
R
从动装置
双 端口 内存
BUSY
R
从动装置
双 端口 内存
BUSY
R
CE
1
CE
1
CE
0
一个
15
BUSY
L
BUSY
L
BUSY
L
BUSY
L
BUSY
L
BUSY
R
: 点此下载
