3
idt72255/72265 syncfifo
8,192 x 18, 16,384 x 18
军队 和 商业的 温度 范围
gramming 补偿 寄存器 将 不 是 便利的.
这 retransmit 函数 准许 这 读 pointer 至 是 重置
至 这 第一 location 在 这 内存 排列. 它 是 同步 至
rclk 当
RT
是 低. 这个 特性 是 便利的 为
sending 这 一样 数据 更多 比 once.
如果, 在 任何 时间, 这 先进先出 是 不 actively performing 一个 函数,
这 碎片 将 automatically 电源 向下. 这个 occurs 如果 neither
一个 读 也不 一个 写 occurs 在里面 10 循环 的 这 faster 时钟,
rclk 或者 wclk. 在 这 电源 向下 状态, 供应 电流
消耗量 (i
CC2
) 是 在 一个 最小. 初始的 任何 运作
(用 activating 控制 输入) 将 立即 引领 这 设备
输出 的 这 电源 向下 状态.
这 idt72255/72265 是 depth expandable. 这 增加
的 外部 组件 是 unnecessary. 这
IR
和
或者
功能, 一起 和
REN
和
WEN
, 是 使用 至 扩展 这
总的 先进先出 记忆 capacity.
这 fs 线条 确保 最优的 数据 流动 通过 这 先进先出. 它
是 系 至 地 如果 这 rclk 频率 是 高等级的 比 这 wclk
频率 或者 至 vcc 如果 这 rclk 频率 是 更小的 比 这
wclk 频率
这 idt72255/72265 是 fabricated 使用 idt’s 高 速
submicron cmos 技术.
pga (g68-1, 顺序 代号: g)
顶 视图
注释
:
1. dnc = 做 不 连接
D
8
管脚 1 designator
ABCDEF GHJ KL
Q
0
D
2
PAF
DNC
V
CC
RCLK
RENOE
地
DNC
MRS
LD
WCLK
PRS
V
CC
WEN
D
17
地
D
15
D
16
D
11
D
14
D
12
D
10
D
9
D
7
D
6
PAE
D
4
D
3
D
1
D
0
Q
1
Q
2
地
Q
3
Q
4
地
Q
8
Q
7
Q
10
DNC
地
V
CC
Q
17
Q
16
Q
15
Q
14
Q
13
Q
12
Q
9
HF
EF
/
或者
FF
/
IR
11
10
09
08
07
06
05
04
03
02
01
RT
fwft/
SI
D
13
D
5
地
V
CC
地
Q
11
Q
6
Q
5
3037 drw 03
SEN
FS
地
管脚 配置 (内容.)
: 点此下载
