17
idt72v263/273/283/293/103/113 3.3v 高 密度supersync ii
TM
narrow 总线 先进先出
8k x 18, 16k x 9/18, 32k x 9/18, 64k x 9/18, 128k x 9/18, 256k x 9/18, 512k x9
商业的 和 工业的
温度 范围
idt72v223/233/243/253/263/273/283/293 3.3v 高 密度 supersync ii
TM
narrow 总线 先进先出
512 x 18, 1k x 9/18, 2k x 9/18, 4k x 9/18, 8k x 9/18, 16k x 9/18, 32k x 9/18, 64k x 9/18, 128k x 9
串行 程序编制 模式
如果 串行 程序编制 模式 有 被 选择, 作 描述 在之上, 然后
程序编制 的
PAE
和
PAF
值 能 是 达到 用 使用 一个 结合体
的 这
LD
,
SEN
, wclk 和 si 输入 管脚. 程序编制
PAE
和
PAF
proceeds
作 跟随: 当
LD
和
SEN
是 设置 低, 数据 在 这 si 输入 是 写,
一个 位 为 各自 wclk rising 边缘, 开始 和 这 empty 补偿 lsb 和 ending
和 这 全部 补偿 msb. 如果 x9 至 x9 模式 是 选择, 一个 总的 的 20 位 为 这
idt72v223, 22 位 为 这 idt72v233, 24 位 为 这 idt72v243, 26 位 为
这 idt72v253, 28 位 为 这 idt72v263, 30 位 为 这 idt72v273, 32 位
为 这 idt72v283 和 34 位 为 这 idt72v293. 为 任何 其它 模式 的
运作 (那 包含 x18 总线 宽度 在 也 这 输入 或者 输出), minus 2
位 从 这 值 在之上. 所以, 一个 总的 的 18 位 为 这 idt72v223, 20 位 为
这 idt72v233, 22 位 为 这 idt72v243, 24 位 为 这 idt72v253, 26 位
为 这 idt72v263, 28 位 为 这 idt72v273, 30 位 为 这 idt72v283 和
32 位 为 这 idt72v293. 看 图示 15,
串行 加载 的 可编程序的
标记 寄存器
, 为 这 定时 图解 为 这个 模式.
使用 这 串行 方法, 单独的 寄存器 不能 是 编写程序
selectively.
PAE
和
PAF
能 显示 一个 有效的 状态 仅有的 之后 这 完全 设置
的 位 (为 所有 补偿 寄存器) 有 被 entered. 这 寄存器 能 是
reprogrammed 作 长 作 这 完全 设置 的 新 补偿 位 是 entered. 当
LD
是 低 和
SEN
是 高, 非 串行 写 至 这 寄存器 能 出现.
写 行动 至 这 先进先出 是 允许 在之前 和 在 这 串行
程序编制 sequence. 在 这个 情况, 这 程序编制 的 所有 补偿 位 做 不
有 至 出现 在 once. 一个 选择 号码 的 位 能 是 写 至 这 si 输入 和
然后, 用 bringing
LD
和
SEN
高, 数据 能 是 写 至 先进先出 记忆 通过
D
n
用 toggling
WEN
. 当
WEN
是 brought 高 和
LD
和
SEN
restored
至 一个 低, 这 next 补偿 位 在 sequence 是 写 至 这 寄存器 通过 si. 如果 一个
中断 的 串行 程序编制 是 desired, 它 是 sufficient 也 至 设置
LD
低
和 deactivate
SEN
或者 至 设置
SEN
低 和 deactivate
LD
. once
LD
和
SEN
是 两个都 restored 至 一个 低 水平的, 串行 补偿 程序编制 持续.
从 这 时间 串行 程序编制 有 begun, neither 可编程序的 标记
将 是 有效的 直到 这 全部 设置 的 位 必需的 至 fill 所有 这 补偿 寄存器 有 被
写. 测量 从 这 rising wclk 边缘 那 achieves 这 在之上 criteria;
PAF
将 是 有效的 之后 二 更多 rising wclk edges 加 t
PAF
,
PAE
将 是 有效的
之后 这 next 二 rising rclk edges 加 t
PAE
加 t
SKEW2
.
它 是 不 可能 至 读 这 标记 补偿 值 在 一个 串行 模式.
并行的 程序编制 模式
如果 并行的 程序编制 模式 有 被 选择, 作 描述 在之上, 然后
程序编制 的
PAE
和
PAF
值 能 是 达到 用 使用 一个 结合体
的 这
LD
, wclk ,
WEN
和 d
n
输入 管脚. 如果 这 先进先出 是 配置 为 一个 输入
总线 宽度 和 输出 总线 宽度 两个都 设置 至 x9, 然后 这 总的 号码 的 写
行动 必需的 至 程序 这 补偿 寄存器 是 4 为 这 idt72v223/
72v233/72v243/72v253/72v263/72v273/72v283 或者 6 为 这 idt72v293.
谈及 至 图示 3,
可编程序的 标记 补偿 程序编制 sequence,
为 一个
详细地 图解 的 这 数据 输入 线条 d
0
-dn 使用 在 并行的 程序-
ming. 如果 这 先进先出 是 配置 为 一个 输入 至 输出 总线 宽度 的 x9 至 x18, x18
至 x9 或者 x18 至 x18, 然后 这 下列的 号码 的 写 行动 是 必需的.
为 一个 输入 总线 宽度 的 x18 一个 总的 的 2 写 行动 将 是 必需的 至
程序 这 补偿 寄存器 为 这 idt72v223/72v233/72v243/72v253/
72v263/72v273/72v283/72v293. 为 一个 输入 总线 宽度 的 x9 一个 总的 的 4 写
行动 将 是 必需的 至 程序 这 补偿 寄存器 为 这 idt72v223/
72v233/72v243/72v253/72v263/72v273/72v283/72v293. 谈及 至 图示
3,
可编程序的 标记 补偿 程序编制 sequence,
为 一个 详细地 图解.
为 例子, 程序编制
PAE
和
PAF
在 这 idt72v293 配置
为 x18 总线 宽度 proceeds 作 跟随: 当
LD
和
WEN
是 设置 低, 数据
在 这 输入 dn 是 写 在 这 lsb 的 这 empty 补偿 寄存器 在 这 第一
低-至-高 转变 的 wclk. 在之上 这 第二 低-至-高 转变
的 wclk, 数据 是 写 在 这 msb 的 这 empty 补偿 寄存器. 在 这 第三
低-至-高 转变 的 wclk, 数据 是 写 在 这 lsb 的 这 全部 补偿
寄存器. 在 这 fourth 低-至-高 转变 的 wclk, 数据 是 写 在
这 msb 的 这 全部 补偿 寄存器. 这 fifth 低-至-高 转变 的 wclk,
数据 是 写, once 又一次 至 这 empty 补偿 寄存器. 便条 那 为 x9 总线
宽度, 一个 extra 写 循环 是 必需的 为 两个都 这 empty 补偿 寄存器 和
全部 补偿 寄存器. 看 图示 16,
并行的 加载 的 可编程序的 标记
寄存器
, 为 这 定时 图解 为 这个 模式.
这 act 的 writing 补偿 在 并行的 雇用 一个 专心致志的 写 补偿 寄存器
pointer. 这 act 的 读 补偿 雇用 一个 专心致志的 读 补偿 寄存器
pointer. 这 二 pointers 运作 independently; 不管怎样, 一个 读 和 一个 写
应当 不 是 执行 同时发生地 至 这 补偿 寄存器. 一个 主控 重置
initializes 两个都 pointers 至 这 empty 补偿 (lsb) 寄存器. 一个 partial 重置 有
非 效应 在 这 位置 的 这些 pointers. 谈及 至 图示 3,
可编程序的
标记 补偿 程序编制 sequence,
为 一个 详细地 图解 的 这 数据 输入
线条 d
0
-dn 使用 在 并行的 程序编制.
写 行动 至 这 先进先出 是 允许 在之前 和 在 这 并行的
程序编制 sequence. 在 这个 情况, 这 程序编制 的 所有 补偿 寄存器
做 不 有 至 出现 在 一个 时间. 一个, 二 或者 更多 补偿 寄存器 能 是
写 和 然后 用 bringing
LD
高, 写 行动 能 是 redirected 至
这 先进先出 记忆. 当
LD
是 设置 低 又一次, 和
WEN
是 低, 这 next 补偿
寄存器 在 sequence 是 写 至. 作 一个 alternative 至 支持
WEN
低 和
toggling
LD
, 并行的 程序编制 能 也 是 interrupted 用 设置
LD
低
和 toggling
WEN
.
便条 那 这 状态 的 一个 可编程序的 标记 (
PAE
或者
PAF
) 输出 是 invalid
在 这 程序编制 处理. 从 这 时间 并行的 程序编制 有
begun, 一个 可编程序的 标记 输出 将 不 是 有效的 直到 这 适合的 补偿
文字 有 被 写 至 这 寄存器(s) pertaining 至 那 标记. 测量 从
这 rising wclk 边缘 那 achieves 这 在之上 criteria;
PAF
将 是 有效的 之后
二 更多 rising wclk edges 加 t
PAF
,
PAE
将 是 有效的 之后 这 next 二 rising
rclk edges 加 t
PAE
加 t
SKEW2
.
这 act 的 读 这 补偿 寄存器 雇用 一个 专心致志的 读 补偿
寄存器 pointer. 这 内容 的 这 补偿 寄存器 能 是 读 在 这 q
0
-q
n
管脚 当
LD
是 设置 低 和
REN
是 设置 低. 如果 这 先进先出 是 配置 为 一个
输入 总线 宽度 和 输出 总线 宽度 两个都 设置 至 x9, 然后 这 总的 号码 的 读
行动 必需的 至 读 这 补偿 寄存器 是 4 为 这 idt72v223/72v233/
72v243/72v253/72v263/72v273/72v283 或者 6 为 这 idt72v293. 谈及 至
图示 3,
可编程序的 标记 补偿 程序编制 sequence,
为 一个 详细地
图解 的 这 数据 输入 线条 d
0
-dn 使用 在 并行的 程序编制. 如果 这
先进先出 是 配置 为 一个 输入 至 输出 总线 宽度 的 x9 至 x18, x18 至 x9 或者
x18 至 x18, 然后 这 下列的 号码 的 读 行动 是 必需的: 为 一个
输出 总线 宽度 的 x18 一个 总的 的 2 读 行动 将 是 必需的 至 读 这
补偿 寄存器 为 这 idt72v223/72v233/72v243/72v253/72v263/72v273/
72v283/72v293. 为 一个 输出 总线 宽度 的 x9 一个 总的 的 4 读 行动 将
是 必需的 至 读 这 补偿 寄存器 为 这 idt72v223/72v233/72v243/
72v253/72v263/72v273/72v283/72v293. 谈及 至 图示 3,
程序-
mable 标记 补偿 程序编制 sequence,
为 一个 详细地 图解. 为
例子, 读
PAE
和
PAF
在 这 idt72v293 配置 为 x18 总线
宽度 proceeds 作 跟随: 数据 是 读 通过 q
n
从 这 empty 补偿 寄存器
在 这 第一 和 第二 低-至-高 转变 的 rclk. 在之上 这 第三 和
fourth 低-至-高 转变 的 rclk, 数据 是 读 从 这 全部 补偿
寄存器. 这 fifth 和 sixth 转变 的 rclk 读, once 又一次, 从 这
empty 补偿 寄存器. 便条 那 为 一个 x9 总线 宽度, 一个 extra 读 循环 是
必需的 为 两个都 这 empty 补偿 寄存器 和 全部 补偿 寄存器. 看 图示
17,
并行的 读 的 可编程序的 标记 寄存器
, 为 这 定时 图解 为
这个 模式.
: 点此下载
