IS61SF6432
整体的 电路 解决方案 公司
3
ssr004-0b
管脚 配置
100-管脚 lqfp 和 pqfp (顶 视图)
管脚 描述
a0-a15 地址 输入
CLK 时钟
ADSP
处理器 地址 状态
ADSC
控制 地址 状态
ADV
burst 地址 进步
BW1
-
BW4
同步的 字节 写 使能
BWE
字节 写 使能
GW
global 写 使能
CE1
, ce2,
CE3
同步的 碎片 使能
OE
输出 使能
dq1-dq32 数据 输入/输出
ZZ 睡眠 模式
模式 burst sequence 模式
V
CC
+3.3v 电源 供应
地 地面
V
CCQ
分开的 输出 缓存区 供应:
+3.3v
地
Q
分开的 输出 缓存区 地面
NC 非 连接
NC
DQ16
DQ15
VCCQ
GNDQ
DQ14
DQ13
DQ12
DQ11
GNDQ
VCCQ
DQ10
DQ9
地
NC
VCC
ZZ
DQ8
DQ7
VCCQ
GNDQ
DQ6
DQ5
DQ4
DQ3
GNDQ
VCCQ
DQ2
DQ1
NC
A6
A7
CE1
CE2
BW4
BW3
BW2
BW1
CE3
VCC
地
CLK
GW
BWE
OE
ADSC
ADSP
ADV
A8
A9
NC
DQ17
DQ18
VCCQ
GNDQ
DQ19
DQ20
DQ21
DQ22
GNDQ
VCCQ
DQ23
DQ24
GNDQ
VCC
NC
地
DQ25
DQ26
VCCQ
GNDQ
DQ27
DQ28
DQ29
DQ30
GNDQ
VCCQ
DQ31
DQ32
NC
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
80
79
78
77
76
75
74
73
72
71
70
69
68
67
66
65
64
63
62
61
60
59
58
57
56
55
54
53
52
51
100
99 98 97 96 95 94 93 92 91 90 89 88 87 86 85 84 83 82 81
31 32 33 34 35 36 37 38 39 40 41 42 43 44 45
模式
A5
A4
A3
A2
A1
A0
NC
NC
地
VCC
NC
NC
A10
A11
A12
A13
A14
A15
NC
46 47 48 49 50
: 点此下载
