rev. 0
AD7866
–6–
管脚 函数 描述 (持续)
管脚 非. Mnemonic 函数
11 范围 相似物 输入 范围 和 输出 编码 选择 管脚. 逻辑 输入. 这 极性 在 这个 管脚 将
决定 what 输入 范围 这 相似物 输入 途径 在 这 ad7866 将 有, 和 它 将 也
选择 what 类型 的 输出 编码 这 模数转换器 将 使用 为 这 转换 结果. 在 这 下落 边缘 的
CS
, 这 极性 的 这个 管脚 是 审查 至 决定 这 相似物 输入 范围 的 这 next 转换. 如果
这个 管脚 是 系 至 一个 逻辑 低, 这 相似物 输入 范围 是 0 v 至 v
REF
和 这 输出 编码 从 这
部分 将 是 笔直地 二进制的 (为 这 next 转换). 如果 这个 管脚 是 系 至 一个 逻辑 高 当
CS
变得
低, 这 相似物 输入 范围 是 2
×
V
REF
和 这 输出 编码 为 这 部分 将 是 二’s complement.
不管怎样, 如果 之后 这 下落 边缘 的
CS
这 逻辑 水平的 的 这 范围 管脚 有changed 在之上 这 eighth
sclk 下落 边缘, 这 输出 编码 将 改变 至 这 其它 选项 没有 任何 改变 在 这
相似物 输入 范围. (看 相似物 输入 和 模数转换器 转移 函数 sections.)
12 AV
DD
相似物 供应 电压, 2.7 v 至 5.25 v. 这个 是 这 仅有的 供应 电压 为 所有 相似物 电路系统 在
这 ad7866. 这 av
DD
和 dv
DD
电压 应当 ideally 是 在 这 一样 潜在的 和 必须 不
是 更多 比 0.3 v apart 甚至 在 一个 瞬时 基准. 这个 供应 应当 是 decoupled 至 agnd.
13 DV
DD
数字的 供应 电压, 2.7 v 至 5.25 v. 这个 是 这 供应 电压 为 所有 数字的 电路系统 在 这
ad7866. 这 dv
DD
和 av
DD
电压 应当 ideally 是 在 这 一样 潜在的 和 必须 不 是
更多 比 0.3 v apart 甚至 在 一个 瞬时 基准. 这个 供应 应当 是 decoupled 至 dgnd.
14 DGND 数字的 地面. 这个 是 这 地面 涉及 要点 为 所有 数字的 电路系统 在 这 ad7866. 这
dgnd 和 agnd 电压 应当 ideally 是 在 这 一样 潜在的 和 必须 不 是 更多 比
0.3 vapart 甚至 在 一个 瞬时 基准.
15, 16 D
输出
一个, d
输出
B 串行 数据 输出. 这 数据 输出 是 有提供的 至 这个 管脚 作 一个 串行 数据 stream. 这 位 是
clocked 输出 在 这 下落 边缘 的 这 sclk 输入. 这 数据 呈现 在 两个都 管脚 同时发生地
从 这 同时发生的 conversions 的 两个都 adcs. 这 数据 stream 组成 的 一个 leading 零
followed 用 三 状态 位, followed 用 这 12 位 的 转换 数据. 这 数据 是 提供
msb 第一. 如果
CS
是 使保持 低 为 一个 更远 16 sclk 循环 之后 这 转换 数据 有 被 输出
在 也 d
输出
一个 或者 d
输出
b, 这 数据 从 这 其它 模数转换器 跟随 在 这 d
输出
管脚. 这个 准许
数据 从 一个 同时发生的 转换 在 两个都 adcs 至 是 gathered 在 串行 format 在 也 d
输出
一个
或者 d
输出
b alone 使用 仅有的 一个 串行 端口. 看 串行 接口 部分.
17 V
驱动
逻辑 电源 供应 输入. 这 电压 有提供的 在 这个 管脚 确定 what 电压 这 接口
将 运作 在. 这个 管脚 应当 是 decoupled 至 dgnd.
18 SCLK 串行 时钟. 逻辑 输入. 一个 串行 时钟 输入 提供 这 sclk 为 accessing 这 数据 从 这
ad7866. 这个 时钟 是 也 使用 作 这 时钟 源 为 这 转换 处理.
19
CS
碎片 选择. 起作用的 低 逻辑 输入. 这个 输入 提供 这 双 函数 的 初始的 conversions
在 这 ad7866 和 也 frames 这 串行 数据 转移.
20 A0 多路调制器 选择. 逻辑 输入. 这个 输入 是 使用 至 选择 这 一双 的 途径 至 是 转变
同时发生地, i.e. 频道 1 的 两个都 模数转换器 一个 和 模数转换器 b, 或者 频道 2 的 两个都 模数转换器 一个 和
模数转换器 b. 这 逻辑 状态 的 这个 管脚 是 审查 在之上 这 下落 边缘 的
CS
和 这 多路调制器 是 设置
向上 为 这
next
转换. 如果 它 是 低, 这 下列的 转换 将 是 执行 在 频道 1 的
各自 模数转换器; 如果 它 是 高, 这 下列的 转换 将 是 执行 在 频道 2 的 各自 模数转换器.
: 点此下载
