AD7376
–10–
rev. 0
这 数据 建制 和 数据 支撑 时间 在 这 规格 表格
决定 这 数据 有效的 时间 (所需的)东西. 这 last 七 位
的 这 数据 文字 entered 在 这 串行 寄存器 是 使保持 当
CS
returns 高. 在 这 一样 时间
CS
变得 高 它 transfers 这
7-位 数据 至 这 vr 获得.
SHDN
SDI
CLK
CK
D
Q
RS
CS
串行
寄存器
RS
SDO
图示 42. detail sdo 输出 图式 的 这 ad7376
所有 数字的 输入 是 保护 和 一个 序列 输入 电阻 和
并行的 齐纳 静电释放 结构 显示 在 图示 43. 应用 至
数字的 输入 管脚
CS
, sdi, sdo,
RS
,
SHDN
, clk
100
V
DD
逻辑
图示 43. 相等的 静电释放 保护 电路
V
SS
一个,b,w
V
DD
图示 44. 相等的 静电释放 保护 相似物 管脚