ST16C2552
áç
áçáç
áç
2.97v 至 5.5v 双 uart 和 16-字节 先进先出
rev. 4.2
14
2.12 内部的 loopback
这 2552 uart 提供 一个 内部的 loopback 能力 为 系统 diagnostic 目的. 这 内部的
loopback 模式
是 使能 用 设置 mcr 寄存器 位-4 至 逻辑 1. 所有 regular uart 功能 运作 正常情况下.
图示 11显示 如何 这 modem 端口 信号 是 re-配置. transmit 数据 从 这 transmit 变换 寄存器
输出 是 内部 routed 至 这 receive 变换 寄存器 输入 准许 这 系统 至 receive 这 一样 数据 那 它
是 sending. 这 tx 管脚 是 使保持 在 逻辑 1 或者 mark 情况 当 rts# 和 dtr# 是 de-asserted, 和
cts#, dsr# cd# 和 ri# 输入 是 ignored. 提醒: 这 rx 输入 必须 是 使保持 至 一个 逻辑 1 在 loopback
测试 else 在之上 exiting 这 loopback 测试 这 uart 将 发现 和 report 一个 false “break” 信号.
F
IGURE
11. i
NTERNAL
L
OOP
B
ACK
在
C
HANNEL
一个
和
B
txa/txb
rxa/rxb
modem / 一般 目的 控制 逻辑
内部的 数据 总线 线条 和 控制 信号
rtsa#/rtsb#
mcr 位-4=1
VCC
VCC
transmit 变换 寄存器
(thr/先进先出)
receive 变换 寄存器
(rhr/先进先出)
ctsa#/ctsb
dtra#/dtrb#
dsra#/dsrb#
ria#/rib#
cda#/cdb#
OP1#
OP2#
RTS#
CTS#
DTR#
DSR#
RI#
CD#
VCC
(op2a#/op2b#)
VCC