áç
áçáç
áç
ST16C2552
rev. 4.2
2.97v 至 5.5v 双 uart 和 16-字节 先进先出
3
管脚 描述
管脚 描述
N
AME
44-plcc
P
在
#
T
YPE
D
ESCRIPTION
数据 总线 接口
A2
A1
A0
15
14
10
I 地址 数据 线条 [2:0]. 这些 3 地址 线条 选择 一个 的 这 内部的 寄存器 在
uart 频道 一个/b 在 一个 数据 总线 transaction.
D7
D6
D5
D4
D3
D2
D1
D0
9
8
7
6
5
4
3
2
i/o 数据 总线 线条 [7:0] (双向的).
IOR# 24 I 输入/输出 读 strobe (起作用的 低). 这 下落 边缘 instigates 一个 内部的 读
循环 和 retrieves 这 数据 字节 从 一个 内部的 寄存器 pointed 至 用 这 地址
线条 [a2:a0]. 这 数据 字节 是 放置 在 这 数据 总线 至 准许 这 host 处理器 至
读 它 在 这 rising 边缘.
IOW# 20 I 输入/输出 写 strobe (起作用的 低). 这 下落 边缘 instigates 一个 内部的 写
循环 和 这 rising 边缘 transfers 这 数据 字节 在 这 数据 总线 至 一个 内部的 regis-
ter pointed 用 这 地址 线条.
CS# 18 I uart 碎片 选择 (起作用的 低). 这个 函数 选择 频道 一个 或者 b 在 一致
和 这 logical 状态 的 这 chsel 管脚. 这个 准许 数据 至 是 transferred 在
这 用户 cpu 和 这 2552.
CHSEL 16 I 频道 选择 - uart 频道 一个 或者 b 是 选择 用 这 logical 状态 的 这个 管脚 当
这 cs# 管脚 是 一个 逻辑 0. 一个 逻辑 0 在 这 chsel 选择 这 uart 频道 b 当 一个
逻辑 1 选择 uart 频道 一个. 正常情况下, chsel 可以 just 是 一个 地址 线条 从
这 用户 cpu 此类 作 a3. 位-0 的 这 alternate 函数 寄存器 (afr) 能 tempo-
rarily override chsel 函数, 准许 这 用户 至 写 至 两个都 频道 寄存器
同时发生地 和 一个 写 循环 当 cs# 是 低. 它 是 特别 有用的 在 这
initialization routine.
INTA 34 O uart 频道 一个 中断 输出 (起作用的 高). 一个 逻辑 高 indicates 频道 一个 是
requesting 为 维护. 为 更多 详细信息, 看 计算数量 16- 21.
INTB 17 O uart 频道 b 中断 输出 (起作用的 高). 一个 逻辑 高 indicates 频道 b 是
requesting 为 维护. 为 更多 详细信息, 看 计算数量 16- 21.
TXRDYA# 1 O
uart 频道 一个 传输者 准备好 (起作用的 低). 这 输出 提供 这 tx
先进先出/thr 状态 为 transmit 频道 一个. 如果 它 是 不 使用, leave 它
unconnected.
TXRDYB# 32 O uart 频道 b 传输者 准备好 (起作用的 低). 这 输出 提供 这 tx 先进先出/
thr 状态 为 transmit 频道 b. 如果 它 是 不 使用, leave 它 unconnected.
modem 或者 串行 i/o 接口
: 点此下载
