MAX5842
四方形, 12-位, 低-电源, 2-线, 串行
电压-输出 dac
8 _______________________________________________________________________________________
详细地 描述
这 max5842 是 一个 四方形, 12-位, 电压-输出 dac
和 一个 i
2
c/smbus-兼容 2-线 接口. 这
设备 组成 的 一个 串行 接口, 电源-向下 cir-
cuitry, 四 输入 和 dac 寄存器, 四 12-位 电阻
string dacs, 四 统一体-增益 输出 缓存区, 和 输出
电阻 网络. 这 串行 接口 decodes 这
地址 和 控制 位, routing 这 数据 至 这 恰当的
输入 或者 dac 寄存器. 数据 能 是 直接地 写 至
这 dac 寄存器, 立即 updating 这 设备 输出-
放, 或者 能 是 写 至 这 输入 寄存器 没有
changing 这 dac 输出. 两个都 寄存器 retain 数据 作
长 作 这 设备 是 powered.
dac 运作
这 max5842 使用 一个 segmented 电阻 string dac
architecture, 这个 saves 电源 在 这 整体的 系统
和 guarantees 输出 monotonicity. 这 max5842
’
s
输入 编码 是 笔直地 二进制的, 和 这 输出 电压
给 用 这 下列的 等式:
在哪里 n = 12 (位), 和 d = 这 decimal 值 的 这
输入 代号 (0 至 4095).
输出 缓存区
这 max5842 相似物 输出 是 缓冲 用 preci-
sion, 统一体-增益 followers 那 回转 0.5v/µs. 各自 缓存区
输出 swings 栏杆-至-栏杆, 和 是 有能力 的 驱动 5k
Ω
在 并行的 和 200pf. 这 输出 settles 至 ±0.5lsb
在里面 4µs.
电源-在 重置
这 max5842 特性 一个 内部的 por 电路 那 ini-
tializes 这 设备 在之上 电源-向上. 这 dac 寄存器
是 设置 至 零 规模 和 这 设备 是 powered 向下,
和 这 输出 缓存区 无能 和 这 输出 牵引的
至 地 通过 这 100k
Ω
末端 电阻.
下列的 电源-向上, 一个 wake-向上 command 必须 是 initi-
ated 在之前 任何 conversions 是 执行.
电源-向下 模式
这 max5842 有 三 软件-控制, 低-
电源, 电源-向下 模式. 所有 三 模式 使不能运转
这 输出 缓存区 和 disconnect 这 dac 电阻
strings 从 ref, 减少 供应 电流 绘制 至 1µa
和 这 涉及 电流 绘制 至 较少 比 1µa. 在
电源-向下 模式 0, 这 设备 输出 是 高 imped-
ance. 在 电源-向下 模式 1, 这 设备 输出 是
内部 牵引的 至 地 用 一个 1k
Ω
末端 电阻.
在 电源-向下 模式 2, 这 设备 输出 是 内部
牵引的 至 地 用 一个 100k
Ω
末端 电阻. 表格 1
显示 这 电源-向下 模式 command words.
在之上 wake-向上, 这 dac 输出 是 restored 至 它的 previ-
ous 值. 数据 是 retained 在 这 输入 和 dac regis-
ters 在 电源-向下 模式.
数字的 接口
这 max5842 特性 一个 i
2
c/smbus-兼容
2-线 接口 consisting 的 一个 串行 数据 线条 (sda)
和 一个 串行 时钟 线条 (scl). 这 max5842 是 smbus
兼容 在里面 这 范围 的 v
DD
= 2.7v 至 3.6v. sda
和 scl facilitate 双向的 交流 在
这 max5842 和 这 主控 在 比率 向上 至 400khz.
图示 1 显示 这 2-线 接口 定时 图解. 这
max5842 是 一个 transmit/receive 从动装置-仅有的 设备, rely-
ing 在之上 一个 主控 至 发生 一个 时钟 信号. 这 mas-
ter (典型地 一个 微控制器) initiates 数据 转移 在
这 总线 和 发生 scl 至 准许 那 转移.
一个 主控 设备 communicates 至 这 max5842 用
transmitting 这 恰当的 地址 followed 用 command
和/或者 数据 words. 各自 transmit sequence 是 framed
V
VD
输出
REF
N
_
()
=
×
2
管脚 描述
管脚 名字 函数
1 增加 地址 选择. 一个 逻辑 高 sets 这 地址 lsb 至 1; 一个 逻辑 低 sets 这 地址 lsb 至 零.
2 SCL 串行 时钟 输入
3V
DD
电源 供应
4 地 地面
5 SDA 双向的 串行 数据 接口
6 REF 涉及 输入
7 OUTA dac 一个 输出
8 OUTB dac b 输出
9 OUTC dac c 输出
10 OUTD dac d 输出
: 点此下载
