tlv320ac36, tlv320ac37
3-v voice-带宽 音频的 processors (vbap
)
slws006b – 十一月 1994 – 修订 october 1997
19
邮递 办公室 盒 655303
•
达拉斯市, 德州 75265
应用 信息
输出 增益 设置 设计 仔细考虑 (看 图示 7)
eara 和 earb 是 低-阻抗 complementary 输出. 这 电压 在 这 nodes 是:
V
O+
在 eara
V
O–
在 earb
V
OD
= v
O+
– v
O–
(总的 差别的 回馈)
r1 和 r2 是 一个 增益-设置 电阻 网络 和 这 中心 tap 连接 至 eargs.
一个 值 更好 比 10 k
Ω
和 较少 比 100 k
Ω
为 r1 + r2 是 推荐 因为 的 这 下列的:
这 并行的 结合体 r1 + r2 和 r
L
sets 这 总的 加载. 这 总的 电容 在 eargs 和 这
并行的 结合体 的 r1 和 r2 定义 一个 时间 常量 那 有 至 是 使减少到最低限度 至 避免 不精确.
V
一个
代表 这 最大 有 数字的 mw 输出 回馈 (v
一个
= 1.001 电压有效值).
V
OD
= 一个
×
V
一个
在哪里 一个 =
1 + (r1/r2)
4 + (r1/r2)
数字的 mw sequence
iaw ccitt g.712
V
O–
V
O+
R
L
3
4
2
R2
R1
V
O
DIN
EARB
EARGS
EARA
便条 一个: 终端 号码 显示 是 为 这 dw 和 n 包装.
图示 7. 增益-设置 配置
高等级的 时钟 发生率 和 样本 比率
这 vbap 是 设计 至 工作 和 样本 比率 向上 至 16 khz 在哪里 这 频率 的 这 框架 同步 确定
这 抽样 频率. 不管怎样, 那里 是 一个 基本的 必要条件 至 维持 这 比率 的 这 主控 时钟
频率, f
CLK
, 至 这 框架 同步 频率, f
FSR
/f
FSX
. 这个 比率 为 这 vbap 是 2.048 mhz/8 khz, 或者 256
主控 clocks 每 框架 同步. 为 例子, 至 运作 这 vbap 在 一个 抽样 比率 的 f
FSR
和 f
FSX
equal 至
16 khz, f
CLK
必须 是 256 时间 16 khz, 或者 4.096 mhz. 如果 这 vbap 是 运作 在之上 一个 8-khz 样本 rate,
不管怎样, 它 是 预期的 那 这 效能 变为 somewhat degraded. 精确的 参数 规格
为 比率 向上 至 16-khz 样本 比率 是 不 指定 在 这个 时间.
: 点此下载
