MT8941B
CMOS
6
这 运作 的 dpll #2 在 单独的 时钟-1
模式 是 完全同样的 至 单独的 时钟-2 模式,
供应 这 cept 和 st-总线 兼容 定时
信号 synchro-nized 至 这 内部的 8 khz 信号
得到 从 dpll#1 在 分隔 模式. 当
单独的 时钟-1 模式 是 选择 为 dpll #2, 它
automatically 选择 这 分隔-1 模式 为 dpll
#1, 和 因此, 一个 外部 1.544 mhz 时钟 信号
应用 在 cvb (管脚 21) 是 分隔 用 dpll #1 至
发生 这 内部的 信号 在 8 khz 在 至 这个
dpll #2 locks. similarly 当 单独的 时钟-2
模式 是 选择, dpll #1 是 在 分隔-2 模式,
和 一个 外部 信号 的 2.048 mhz 供应 这
内部的 8 khz 信号 至 dpll #2. 在 两个都 这些
模式, 这个 内部的 信号 是 有 在 c8kb (管脚
10) 和 dpll #2 locks 至 这 下落 边缘 至 提供
这 cept 和 st-总线 兼容 定时 信号.
这个 是 在 contrast 至 这 正常的 模式 在哪里 这些
定时 信号 是 同步 和 这 下落 边缘
的 这 8 khz 信号 在 c8kb.
minor 模式 的 dpll #2
这 minor 模式 为 dpll #2 取决于 在之上 这
状态 的 这 模式 选择 位 ms2 和 ms3 (管脚 7
和 17).
表格 4. summary 的 模式 的 运作 - dpll #1 和 #2
模式
#
M
S
0
M
S
1
M
S
2
M
S
3
运行 模式
dpll #1 dpll #2
0
0000
正常的 模式:
提供 这 t1 (1.544 mhz) 时钟
同步 至 这 下落 边缘 的 这 输入
框架 脉冲波 (
f0i).
合适的 阶段 related 外部 4.096 mhz
时钟 和 8 khz 框架 脉冲波 提供 这 st-
总线 时钟 在 2.048 mhz.
1
0 0 0 1 正常的 模式
正常的 模式:
f0b 是 一个 输入 但是 有 非 函数 在 这个 模式.
2
0010
正常的 模式
外部 4.096 mhz 提供 这 st-总线 时钟
和 框架 脉冲波 在 2.048 mhz 和 8 khz,
各自.
3
0011
正常的 模式 正常的 模式:
提供 这 cept/st-总线 兼容 定时
信号 锁 至 这 8 khz 输入 信号 (c8kb).
4
0 1 0 0 分隔-1 模式 一样 作 模式 ‘0’.
5
0 1 0 1 分隔-1 模式
单独的 时钟-1 模式
f0b 是 一个 输入 但是 有 非 函数 在 这个 模式.
6
0 1 1 0 分隔-1 模式 一样 作 模式 2.
7
0111
分隔-1 模式:
divides 这 cvb 输入 用 193. 这 分隔
输出 是 连接 至 dpll #2.
单独的 时钟-1 模式:
提供 这 cept/st-总线 兼容 定时
信号 锁 至 这 8 khz 内部的 信号
提供 用 dpll #1.
8
1 0 0 0 正常的 模式 一样 作 模式 ‘0’.
9
1001
正常的 模式
f0b 是 一个 输入 和 dpll #2 locks 在 至
它 仅有的 如果 它 是 在 16 khz 至 提供 这 st-总线
控制 信号.
10
1 0 1 0 正常的 模式 一样 作 模式 2.
11
1011
正常的 模式
自由-run 模式:
提供 这 st-总线 定时 信号 和 非
外部 输入 除了 这 主控 时钟.
12
1 1 0 0 分隔-2 模式 一样 作 模式 ‘0’.
13
1101
分隔-2 模式 单独的 时钟-2 模式:
f0b 是 一个 输入 但是 有 非 函数 在 这个 模式.
14
1 1 1 0 分隔-2 模式 一样 作 模式 2.
15
1111
分隔-2 模式:
divides 这 cvb 输入 用 256. 这 分隔
输出 是 连接 至 dpll#2.
单独的 时钟-2 模式:
提供 这 cept/st-总线 兼容 定时
信号 锁 至 这 8 khz 内部的 信号
提供 用 dpll #1.
: 点此下载
