CMOS
MT8941B
7
当 ms3 是 高, dpll #2 运作 在 任何 的 这
主要的 模式 选择 用 ms0 和 ms1. 当 ms3
是 低, 它 overrides 这 主要的 模式 选择 和
dpll#2 accepts 一个 外部 时钟 的 4.096 mhz 在
C4b(管脚 13) 至 提供 这 2.048 mhz clocks (c2o
和 c2o) 和 这 8 khz 框架 脉冲波 (f0b)
兼容 和 这 st-总线 format. 这 模式 选择
位 ms2 控制 这 方向 的 这 信号 在 F0b
(管脚 6).
当 ms2 是 低, 这 F0b管脚 是 一个 8 khz 框架
脉冲波 输入. 这个 输入 是 有效的 仅有的 当 ms3 是
也 低 和 管脚 c4b 是 喂养 用 一个4.096 mhz 时钟,
这个 有 一个 恰当的 阶段 relationship 和 这
信号 在 F0b(谈及 图示 18). 否则, 这 输入
在 管脚 F0b将 有 非 bearing 在 这 运作 的
dpll #2, 除非 它 是 在 自由-run 模式 作
选择 用 ms0 和 ms1. 在 自由-run 模式,
这 输入 在 f0b 是treated 这 一样 方法 作 这
c8kb 输入 是 在 正常的 模式. 这 频率 的
这 信号 在 F0b应当 是 16 khz 为 dpll #2 至
锁 和 发生 这 st-总线 兼容 clocks 在
4.096 mhz 和 2.048 mhz.
当 ms2 是 高, 这 F0b管脚 提供 这 框架
脉冲波 输出 兼容 和 这 st-总线 format 和
锁 至 这 内部的 或者 外部 输入 信号 作
决定 用 这 其它 模式 选择 管脚.
表格 4 summarizes 这 模式 的 这 二 dpll. 它
应当 是 指出 那 各自 的 这 主要的 模式
选择 为 dpll #2 能 有 任何 的 这 minor
模式, 虽然 一些 的 这 结合体 是
表格 5. 功能 的 这 双向的 信号
在 各自 模式
注释: i : 输入
o : 输出
X : “don’t care” 输入. 连接 至 v
DD
或者 v
ss.
functionally 类似的. 这 必需的 运作 的 两个都
dpll #1 和 dpll #2 必须 是 考虑 当
determining ms0-ms3.
这 方向 和 频率 的 各自 的 这
双向的 信号 是 列表 在 表格 5 为 各自 的
这 给 模式 在 表格 4.
jitter 效能 和 锁-在 范围
这 输出 jitter 的 一个 dpll 是 composed 的 这
intrinsic jitter, 量过的 当 非 jitter 是 呈现 在
这 输入, 和 这 输出 jitter 结果 从 jitter 在
这 输入 信号. 这 spectrum 的 这 intrinsic jitter
为 两个都 dplls 的 这 mt8941b 是 显示 在 图示 5.
这 典型 顶峰-至-顶峰 值 为 这个 jitter 是
0.07ui. 这 转移 函数, 这个 是 这 比率 的
这 输出 jitter 至 这 输入 jitter (两个都 量过的 在 一个
particular 频率), 是 显示 在 图示 6 为 dpll
#1 和 图示 7 为 dpll #2. 这 转移 函数 是
量过的 当 这 顶峰-至-顶峰 振幅 的 这
sinusoidal 输入 jitter 遵从 至 这 下列的:
10 hz - 100 hz : 13.6
µ
s
100 hz - 10 khz : 20 db/decade 滚动-止
> 10 khz : 97.2 ns
这 能力 的 一个 dpll 至 阶段-锁 这 输入 信号
至 这 涉及 信号 和 至 仍然是 锁 取决于
在之上 它的 锁-在 范围. 这 锁-在 范围 的 这 dpll
是 specified 在 条款 的 这 最大 频率
变化 在 这 8 khz 涉及 信号. 它 是 也
直接地 影响 用 这 振荡器 频率
容忍. 表格 6 lists 不同的 值 为 这 锁-在
范围 和 这 相应的 振荡器 频率
容忍 为 dpll #1 和 dpll #2. 这 小
这 容忍 值, 这 大 这 锁-在 范围.
这 t1 和 cept standards 具体说明 那, 为 自由
运动 设备, 这 输出 时钟 容忍 必须
是 较少 比 或者 equal 至
±
32ppm 和
±
50ppm
各自. 这个 必要条件 restricts 这
表格 6. 锁-在 范围 vs. 振荡器 频率
容忍
* 请 谈及 至 这 部分 在 “jitter 效能 和 锁-在
range” 为 推荐 振荡器 容忍 为 dpll #1 &放大; #2.
模式
#
F0b
(khz)
C4b
(mhz)
C8Kb
(khz)
CVb
(mhz)
0 i:8 i:4.096 i:x o:1.544
1 i:x o:4.096 i:8 o:1.544
2 o:8 i:4.096 i:x o:1.544
3 o:8 o:4.096 i:8 o:1.544
4 i:8 i:4.096 i:x i:1.544
5 i:x o:4.096 o:8 i:1.544
6 o:8 i:4.096 i:x i:1.544
7 o:8 o:4.096 o:8 i:1.544
8 i:8 i:4.096 i:x o:1.544
9 i:16 o:4.096 i:x o:1.544
10 o:8 i:4.096 i:x o:1.544
11 o:8 o:4.096 i:x o:1.544
12 i:8 i:4.096 i:x i:2.408
13 i:x o:4.096 o:8 i:2.408
14 o:8 i:4.096 i:x i:2.408
15 o:8 o:4.096 o:8 i:2.408
振荡器 clock*
容忍 (
±
ppm)
锁-在 范围 (
±
hz)
dpll #1 dpll #2
5 2.55 1.91
10 2.51 1.87
20 2.43 1.79
32 2.33 1.69
50 2.19 1.55
100 1.79 1.15
150 1.39 .75
175 1.19 .55
: 点此下载
