mt8971b/72b
9-123
图示 16 - c4时钟 &放大; 框架 脉冲波 排成直线 为 st-总线 streams 在 dn 模式
图示 17 - 频率 locking 为 这 c4
和 osc1 clocks 在 mas/dn 模式
† 定时 是 在 推荐 温度 &放大; 电源 供应 电压 范围.
* 典型 计算数量 是 在 25°c, 为 设计 aid 仅有的: 不 有保证的 和 不 主题 至 生产 测试.
图示 18 - rck, tck&放大; cld定时 为 mod 模式
交流 电的 特性
†
- 时钟 定时 - mod 模式 (图示 18)
特性 Sym
80 kbit/s 160 kbit/s
单位
Test
情况
最小值 Typ* 最大值 最小值 Typ* 最大值
1TCK
/rck时钟 时期 t
CP
12.5 6.25 µs
2
TCK
/rck时钟 宽度
t
CW
6.25 3.125 µs
3
TCK
/rck时钟 转变 时间
t
CT
20 20 ns C
L
=40pF
4CLD
至 tck建制 时间
t
CLDS
3.125 1.56 µs
5CLD
至 tck支撑 时间
t
CLDH
3.125 1.56 µs
6CLD
宽度 低
t
CLDW
6.05 2.925 µs
7CLD
时期
t
CLDP
8
x
t
CP
8
x
t
CP
µs
C4
F0
2.0v
0.8v
2.0v
0.8v
t
C4P
t
C4W
t
F0S
t
F0H
t
F0W
t
C4W
C4
OSC1
2.0v
0.8v
3.0v
2.0v
J
C
Φ
RCK
TCK
CLD
t
CT
t
CP
t
CLDS
t
CLDH
t
CW
t
CT
t
CLDW
t
CW
2.4v
0.4v
2.4v
0.4v
2.4v
0.4v
t
CP
便条 1:
TCK
和 cld是 发生 在 碎片 和 提供 这 数据 clocks 为 这 cd 端口 和 这 transmit 部分 的 这
dv 端口. rck
, 也 发生 在 碎片, 是 提取 从 这 receive 数据 和 仅有的 clocks 输出这 数据 在 这 d
o
输出
和 将 是 skewed 和 遵守 至 tck
预定的 至 终止-至-终止 延迟.
便条 2:
在 这 从动装置 终止 tck
是 阶段 锁 至 rck.
这 rising 边缘 的 tck
将 含铅的 这 rising 边缘 的 rck用 大概 90
o
.