1996 六月 27 8
飞利浦 半导体 产品 规格
8-位 微控制器 和 在-碎片 能 P8xC592
6. 管脚 55, ref:
一个) 选择 的 输入 resp. 输出 依赖 的 能 控制 寄存器 位 5 (cr.5; 看 部分 13.5.3 表格 32).
b) 如果 这 内部的 涉及 是 使用, 然后 ref 应当 是 连接 至 av
SS
通过 一个 电容 和 一个 值 的
≥
10 nf.
c) 之后 一个 外部 重置 (rst = 高) 这 内部的
1
⁄
2
AV
DD
源 是 使活动 和, ref 是 一个 涉及 输出.
d) 如果 这 能-控制 是 在 这 重置 状态, e.g. 之后 一个 外部 重置, 然后 这
1
⁄
2
AV
DD
源 是 切换 止
在 电源-向下 模式.
7. 能-总线 线条:
一个) crx0 水平的 > crx1 水平的 是 interpreted 作 一个 逻辑 1 (recessive).
b) crx0 水平的 < crx1 水平的 是 interpreted 作 一个 逻辑 0 (首要的).
8. 这 水平的 的 av
REF+
必须 是 高等级的 比 那 的 av
REF
−
.
表格 2
管脚 描述 为 管脚 和
alternative 功能
(sot188-2 和 no330; 看 便条 1)
标识
管脚 描述
DEFAULT ALTERNATIVE
端口 4
p4.0 至 p4.7 7 至 14
8-位 quasi-双向的 i/o 端口.
CMSR0 7
对比 和 设置/重置 输出
为 计时器 t2.
CMSR1 8
CMSR2 9
CMSR3 10
CMSR4 11
CMSR5 12
CMT0 13
对比 和 toggle 输出
为 计时器 t2.
CMT1 14
端口 1
p1.0 至 p1.7 16 至 21, 23, 24
8-位 quasi-双向的 i/o 端口.
ct0i/int2 16
俘获 计时器 输入
为 计时器 t2,
或者
外部 中断 输入
.
ct1i/int3 17
ct2i/int4 18
ct3i/int5 19
T2 20
t2 事件 输入
(rising 边缘 triggered).
RT2 21
t2 计时器 重置 输入
(rising 边缘 triggered).
CTX0 23
能 传输者 输出 0
(便条 2).
CTX1 24
能 传输者 输出 1
(便条 2).