1997 微芯 技术 公司 ds30272a-页 25
PIC16C71X
5.0 i/o 端口
一些 管脚 为 这些 i/o 端口 是 多路复用 和 一个
改变nate 函数 为 这 附带的 特性 在 这
设备.在 一般, 当 一个 附带的 是 使能, 那
管脚 将 不 是 使用 作 一个 一般 目的 i/o 管脚.
5.1 porta 和 trisa 寄存器
porta 是 一个 5-位 获得.
这 ra4/t0cki 管脚 是 一个 施密特 触发 输入 和 一个
打开 流 输出. 所有 其它 ra 端口 管脚 有 ttl
输入 水平 和 全部 cmos 输出 驱动器. 所有 管脚 有
数据 方向 位 (tris 寄存器) 这个 能 configure
这些 管脚 作 输出 或者 输入.
设置 一个 trisa 寄存器 位 puts 这 相应的 输出-
放 驱动器 在 一个 hi-阻抗 模式. clearing 一个 位 在 这
trisa 寄存器 puts 这 内容 的 这 输出 获得 在
这 选择 管脚(s).
读 这 porta 寄存器 读 这 状态 的 这
管脚 whereas writing 至 它 将 写 至 这 端口 获得. 所有
write 行动 是 读-modify-写 行动.
Therefore 一个 写 至 一个 端口 implies 那 这 端口 管脚 是
读, 这个 值 是 modified, 和 然后 写 至 这 端口
数据 获得.
管脚 ra4 是 多路复用 和 这 timer0 单元 时钟
输入 至 变为 这 ra4/t0cki 管脚.
其它 porta 管脚 是 多路复用 和 相似物 输入
和 相似物 v
REF
输入. 这 运作 的 各自 管脚 是
选择 用 clearing/设置 这 控制 位 在 这
adcon1 寄存器 (一个/d 控制 register1).
这 trisa 寄存器 控制 这 方向 的 这 ra
管脚, 甚至 当 它们 是 正在 使用 作 相似物 输入.
这 用户 必须 确保 这 位 在 这 trisa 寄存器 是
maintained 设置 当 使用 它们 作 相似物 输入.
例子 5-1: initializing porta
bcf 状态, rp0 ;
clrf porta ; initialize porta 用
; clearing 输出
; 数据 latches
bsf 状态, rp0 ; 选择 bank 1
movlw 0xcf ; 值 使用 至
; initialize 数据
; 方向
movwf trisa ; 设置 ra<3:0> 作 输入
; ra<4> 作 输出
; trisa<7:5> 是 总是
; 读 作 '0'.
适用 设备
710 71 711 715
便条:
在 一个 电源-在 重置, 这些 管脚 是 con-
figured 作 相似物 输入 和 读 作 '0'.
图示 5-1: 块 图解 的
ra3:ra0 管脚
图示 5-2: 块 图解 的 ra4/
t0cki 管脚
数据
总线
QD
Q
CK
QD
Q
CK
Q D
EN
P
N
WR
端口
WR
TRIS
数据 获得
tris 获得
rd tris
rd 端口
V
SS
V
DD
i/o 管脚
(1)
便条 1: i/o 管脚 有 保护 二极管 至 v
DD
和
V
SS
.
相似物
输入
模式
TTL
输入
缓存区
至 一个/d 转换器
数据
总线
WR
端口
WR
TRIS
rd 端口
数据 获得
tris 获得
rd tris
施密特
触发
输入
缓存区
N
V
SS
i/o 管脚
(1)
tmr0 时钟 输入
便条 1: i/o 管脚 有 保护 二极管 至 v
SS
仅有的.
QD
Q
CK
QD
Q
CK
EN
Q D
EN
: 点此下载
