PIC16CE62X
ds40182a-页 24
初步的
1998 微芯 技术 公司
图示 5-3: 块 图解 的 ra3 管脚
图示 5-4: 块 图解 的 ra4 管脚
数据
总线
QD
Q
CK
P
N
WR
PortA
WR
TRISA
数据 获得
tris 获得
rd trisa
rd porta
相似物
V
SS
V
DD
ra3 管脚
QD
Q
CK
DQ
EN
至 比较器
施密特 触发
输入 缓存区
输入 模式
比较器 输出
比较器 模式 = 110
便条:
i/o 管脚 有 保护 二极管 至 vdd 和 vss
数据
总线
QD
Q
CK
N
WR
PortA
WR
TRISA
数据 获得
tris 获得
rd trisa
rd porta
V
SS
ra4 管脚
QD
Q
CK
DQ
EN
tmr0 时钟 输入
施密特 触发
输入 缓存区
比较器 输出
比较器 模式 = 110
便条:
ra4 有 保护 二极管 至 vss 仅有的
62x.bk 页 24 tuesday, march 10, 1998 3:40 pm