1–6
1.4 终端 功能 (持续)
终端
i/o 描述
名字 非.
†
非.
‡
i/o 描述
OUT+ 3 43 O 同相 输出 的 相似物 输出 电源 放大器. out+ 能 驱动 变压器
hybrids 或者 高-阻抗 负载 直接地 在 一个 差别的 连接 或者 一个
单独的-结束 配置 和 一个 缓冲 v
MID
.
OUT– 4 46 O 反相的 输出 的 相似物 输出 电源 放大器. out– 是 functionally 完全同样的
和 和 complementary 至 out+.
PWRDWN 2 42 I 电源-向下 输入. 当 pwrDWN是 带去 低, 这 设备 是 powered 向下
此类 那 这 存在 内部 编写程序 状态 是 maintained. 当 pwr
DWN是 brought 高, 全部 运作 重新开始.
重置 8 57 I 重置 输入 那 initializes 这 内部的 counters 和 控制 寄存器. 重置
initiates 这 串行 数据 communications, initializes 所有 的 这 寄存器 至 它们的
default 值, 和 puts 这 设备 在 一个 preprogrammed 状态. 之后 一个 低-going
脉冲波 在 重置
, 这 设备 寄存器 是 initialized 至 提供 一个 16-khz
数据-转换 比率 和 7.2-khz 过滤 带宽 为 一个 10.368-mhz 主控 时钟
输入 信号.
SCLK 13 8 i/o 变换 时钟. sclk clocks 这 数字的 数据 在 din 和 输出 的 dout 在 这
框架-同步 间隔. 当 配置 作 一个 输出 (m/s
高), sclk
是 发生 内部 用 dividing 这 主控 时钟 信号 频率 用 四. 当
配置 作 一个 输入 (m/s
低), sclk 是 发生 externally 和
synchronously 至 这 主控 时钟. 这个 信号 clocks 这 串行 数据 在 和 输出
的 这 设备.
SUBS 21 24 I 基质 连接. subs 应当 是 系 至 模数转换器 地.
†
终端 号码 显示 是 为 这 fn 包装.
‡
终端 号码 显示 是 为 这 pm 包装.
: 点此下载
